小数分频之任意小数分频（二）（占空比50%，时钟抖动较小）

最新推荐文章于 2022-07-24 12:05:57 发布
最新推荐文章于 2022-07-24 12:05:57 发布
阅读量2.3k 收藏 21
点赞数 5
分类专栏： Verilog设计实例 文章标签： verilog fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_40483920/article/details/107934846
版权

目录


这是上一篇文章的继续，是改进版，上一篇文章地址： 小数分频之任意小数分频（一）（占空比50%）

这次因为这个代码还有些局限，不完善，所以就不放了，如果有需要的，可以留言

直接放仿真图

仿真的clk_in 周期都为20ns

一、奇数分频次数大于等于偶数分频次数（奇数个数除以偶数个数大于等于2，占空比才是50%，否则有一个周期的占空比会有一点问题。）

1、（53/10）

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

1、（35/13）

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

二、偶数分频次数大于奇数分频次数（需要等待稳定再使用，第一个上升沿不能用，要从第二个上升沿开始算起）

1、（24/10）

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

2、（36/10）

在这里插入图片描述
在这里插入图片描述

3、（46/11）

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

QNee
关注
专栏目录
Verilog时钟分频（偶数分频、奇数分频、小数分频、半整数分频）
m0_50969524的博客
03-15 1560
Verilog 时钟分频 偶数分频 奇数分频 小数分频 半整数分频 FPGA
DDS+PLL组成频率源的设计方式
weixin_47173136的博客
08-17 4145
DDS+PLL的组合方式主要有四种方式:DDS直接激励PLL方式;PLL内插DDS方案;;PLL内环采用DDS分频方案;DDS与PLL环外混频方案。 （1）DDS直接激励PLL方式 DDS直接激励PLL是DDS+PLL频率合成技术中比较简单的一种方式。这种方式利用了DDS的高分辨力来提高PLL输出的频率分辨力，同时也利用了PLL实现较高的频率输出。但在频率转换时间上比纯DDS结构所花费的时间长，频率转换时间主要取决于PLL。 （2）DDS内...
任意小数分频（占空比50%）
08-10
大致原理可以看我的博客。（重要：下载前请看博客）地址：https://blog.csdn.net/qq_40483920/article/details/107899991 在双模前置法的基础上，采用自己花两天时间设计的波形拼接的方式，设计得到50%占空比的小数分频，可以实现任意小数分频（占空比50%）。（资源包括源文件和仿真文件）
小数分频之任意小数分频（一）（占空比50%）
qq_40483920的博客
08-11 1万+
写在前面（重要，必读）：本次设计只是提供一个任意小数分频的思路，最后设计出来的并不适用于对时序要求很高的设计，也基本上不适用于工程。 在小数分频中，如果只是使用FPGA逻辑资源 （即输入时钟clk_in，计数器，线网资源），不使用包括PLL锁相环等在内的外部资源和其他用于分频的外部电路，那么最终设计一定不可能得到占空比为50%的时钟，并且如果是任意小数，不是N.5分频的话，最终得到的时钟抖动都很大，就是高电平持续时间不一样，低电平持续时间也不一样。 比如说，要设计一个5.3分频的时钟，假设源时钟周期
西门子PLC笔记—特殊标志寄存器
热门推荐
LAPLAInc的博客
05-06 4万+
特殊标志继电器用“SM”表示，特殊标志继电器区根据功能和性质不同具有位、字节、字和双字操作方式。其中SMB0、SMB1为系统状态字，只能读取其中的状态数据，不能改写，可以位寻址。系统状态字中部分常用的标志位说明如下： SM0.0：始终接通； SM0.0：扫描后一直为1 SM0.1：首次扫描为1，以后为0，常用来对程序进行初始化； SM0.2：当机器执行数学运算的结果为负时，该位被置1； ...
小数分频
better_xiaoxuan的博客
09-11 1410
http://blog.sina.com.cn/s/blog_8aeb5c2d01012zx9.html
分频电路的实现：奇数分频、偶数分频和小数分频
梅菜扣肉
04-13 5547
偶数分频 偶数分频是最简单的，N分频需要计数到(N-1),并在（N/2 - 1）和（N - 1）处更改输出的取值即可，只需要单一时钟沿计数。下面是四分频电路的实现： 代码： 奇数分频
分频（偶分频、奇分频、小数分频）
yan1111112的博客
05-16 726
偶分频 直接在一半时候翻转 module divider_even( input clk, input rst_n, input [7:0] div,//分频系数 output reg clk_div ); reg [7:0] cnt; always@(posedge clk or negedge rst_n) begin if(!rst_n) cnt<=0; else if(cnt==div-1) cnt<=0; else cnt<=cnt+1; en
verilog实现小数分频
最新发布
05-20
小数分频通常用于时钟频率精度要求较高的场合，比如PLL中。下面给出一种基于verilog实现的小数分频器的例子。 假设需要实现一个1.5分频器，即输入时钟频率为f_in，输出时钟频率为f_out = 1.5*f_in。具体实现方法...
Verilog实现偶数、奇数、半整数、分数（小数）分频，画电路图用D触发器实现分频
king阿金
10-30 6194
目录 1.偶数分频 2.奇数分频 3.半整数分频 4.分数（小数）分频 参考资料： 通常我们说对原时钟进行N分频，即分频后的时钟的一个周期是原时钟周期的N倍。N可以为偶数、奇数、半整数、分数（小数）。 1.偶数分频 Verilog：N为偶数，使用一个计数器循环0-(N-1)进行计数，在N/2-1与N-1分别将输出取反，即完成了N分频。 若果采用D触发器画出分频器，单个D触发器的反...
EDA/PLD中的基于FPGA的多种分频设计与实现
12-07
对于任意奇数N分频，可以采用类似的方法，通过上升沿或下降沿触发的模N计数，结合适当的时钟翻转策略，来实现占空比为50%或其他比例的奇数分频时钟。 2. 半整数分频器设计 半整数分频涉及到非整数倍的分频，如n+0.5...
时钟属性jitter和skew
OpenFPGA的博客
08-11 1万+
转自：http://wenku.baidu.com/link?url=HoJw3o4fDNcScpm80mQeqSnX3zNaQ9COJFIRJ7t6RJUXDpXquyGS9cIUyqUyHyqcO3dBHN8iIiQ3EsMQWKoKrGJcYf1RjfG_KzuE_gmMxZm Clock jitter & clock skew　　 Clock skew 和Clock jitter 是影响时
[渝粤教育] 西南科技大学 电气控制与PLC 在线考试复习资料2021版
渝粤题库
12-14 2184
电气控制与PLC——在线考试复习资料2021版 一、单选题 1.PLC处于(   )模式时,允许进行自由端口通讯。 A.RUN B.PROGRAM C.监控 D.STOP 答案:看左边查询 2.PLC机型选择的基本原则是在满足(   )要求的前提下,保证系统可靠、安全、经济及使用维护方便。 A.硬件设计 B.软件设计 C.控制功能 D.输出设备 答案:看左边查询 3.梯形图顺序执行的原则是(   )。 A.从左到右,从
小数分频器实现--以8.7分频为例
qq_37442263的博客
07-24 2769
Verilog实现小数分频
时钟相关概念
yundanfengqing_nuc的专栏
10-17 7394
一、时钟相关概念 理想的时钟模型是一个占空比为50%且周期固定的方波。Tclk为一个时钟周期，T1为高脉冲宽度，T2为低脉冲宽度，Tclk=T1+T2。占空比定义为高脉冲宽度与周期之比，即T1/Tclk。 图1 理想时钟波形 建立时间（Tsu）:是指在时钟上升沿到来之前数据必须保持稳定的时间； 保持时间（Th）:是指在时钟上升沿到来以后数据必须保持稳定的时间。如图2所示。
第五章：（1）S7-200 SMART PLC的编程语言及编程元件
JANHOW的博客
11-03 2万+
编程语言 1、梯形图（LAD） 2、功能块图（FBD） 3、语句表（STL） S7-200 SMART PLC的编程元件 常用分类 中文 英文 注释（例） 输入继电器 I I0.0 输出继电器 Q Q0.0（使用时不能超过PLC所提供的最大外部接线端子的输出电路数量，不用的空着就行） 辅助继电器 M 有效地址范围：M0.0-M31.7\MB0-MB31|MW0-MW30\MD0-MD28 变量存储器 V 局部存储器 L 特殊寄存器 SM 见下面注释 定时器 T 接
Verilog 每日一题 —经典时钟分频（VL17 任意小数分频）
NJUzzf98的博客
05-13 1337
经典时钟分频例题，针对任意数值倍数的分频 此方法针对所有的小数都适用，总结流程为： 1、确定周期数之比；如8.7——87比10, 4.2——21比5。 2、确定奇数和偶数周期的长度；如8.7——87比10——8和9；4.2——21比5——2和3。 3、计算奇数和偶数周期个数；如8.7—87比10—8和9—3个/7个；4.2—21比5—4和5—4个/1个。 4、分别设置一个奇数偶数的计数器，偶数周期num/2时跳变，奇数周期（num-1/2）时跳变。
PLC-1
weixin_42664901的博客
07-11 2624
MOV--移位       相当于VD104=0.75ATCH--中断函数，（事件10发生的时候，执行中断0操作）I_DI，整数(INT)转为双整数(DINT)DI_R，双整数(DINT)转为浮点数(实数REAL)DIV_R，浮点数(REAL)除法CTCH，未找到这条指令；MUL_R，浮点数(REAL)乘法ROUND，浮点数(REAL)取整为双整数(DINT)I，即INT，(单)整数；DI，即DI...
Verilog中分频数的计算
qq_38374491的博客
07-07 7884
才开始学Verilog的时候不知道分频是怎么计算的，经过一段时间的学习后，总结如下，如有错误，请大家指正~ 例如：系统频率为50M，要控制LED，系统频率太高，直接使用系统频率，人眼将无法看到灯的亮灭；因此要进行分频。那么分频数怎么求呢？
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值