最近使用HDL Designer完成了FPGA设计流程,期间涉及到了Modelsim与Vivado。包括IP Core使用、parameter设置、库编译与映射,仿真与布局布线等。感兴趣的小伙伴可以一起讨论。