AXI4-Stream/AXI4-lite，SPI，I2C，AMBA标准接口

最新推荐文章于 2024-02-21 15:10:20 发布
最新推荐文章于 2024-02-21 15:10:20 发布
阅读量800 收藏 5
点赞数
文章标签： 单片机 stm32 fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_40800500/article/details/117772218
版权
本文介绍了AXI4-Lite和AXI4-Stream接口，前者适用于控制寄存器通信，后者用于数据流传输。同时，文章还探讨了SPI接口，并概述了AMBA标准，包括其速率层次（AXI > AHB > APB）以及与AHB的比较。
摘要由CSDN通过智能技术生成

AXI4-Lite

是AXI4接口的子集，专用于和元件内的控制寄存器进行通信（有地址）。
此接口规模较小，对设计和验证方面的要求更少。

AXI4-Stream

Stream，n.流（无地址）
作为一个标准接口，用于连接希望交换数据的元件，将产生数据的主设备和一个接收数据的从设备相连。

SPI

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

最低0.47元/天 解锁文章
柴郡领主
关注
详解AXI4-Lite接口（1）--什么是AXI4-Lite接口
孤独的单刀
11-24 1万+
通过本文您会学到：什么是AXI-Lite接口？
高级可拓展接口 4.0 - 流（Advanced eXtensible Interface 4 - Stream, AXI4-Stream）
Starry__的博客
09-21 967
AMBA中最重要的片内总线，适用于高性能、高带宽、高工作频率、低延迟系统，也是基于多主多从的架构与事务传输。AXI的特性包括：● 单通道体系，即控制通道与数据通道相互分离，可分别独立控制和优化。并且各通道传输方向单一，减少延迟。● 支持字节选通、非对齐数据访问● 只给出第一地址，亦可完成burst传输● 基于传输ID实现乱序传输● 允许电平同步。
AXI4 / AXI4-Lite / AXI4-Stream
StephenZhou
01-10 5131
AXI 总线协议根据不同的场景，又更加的细分为了三种类型： AXI AXI-Lite AXI-Stream (也叫AXIS) 完整的 AXI 总线协议涉及的内容较多，适合高速内部互联（通过 AXI Interconnet），独立的读写数据总线和独立的读写地址总线，加上 burst based 传输，使得其吞吐可以达到很高水准；之所以将 AXI 总线协议标准分为了 3 类，主要是为了针对...
FPGA verilog SPI通用收发模块，axi4lite接口本ip为调试和控制spi外设设计
JfCYoDcjxv的博客
01-17 533
我们相信，这款模块将能够有效地提升开发者的工作效率和系统的性能，为各个领域的技术应用提供强大的支持。针对SPI通信的需求，我们设计了一种基于FPGA verilog的通用收发模块，该模块具有高度的灵活性和可扩展性，能够满足不同场景下的通信需求。它可以同时进行数据的收发，无论是在主机模式还是在从机模式下，都能够稳定地完成数据的传输。通过axi4lite接口，用户可以对模块进行调试和控制，实现对SPI外设的设计和控制。此外，为了方便用户对模块进行配置和监控，我们设计了单个寄存器来实现模块的动态配置和监控。
AXI4-Stream Subset Converter IP核
weixin_49477253的博客
12-19 1210
今天工程中看到了这个IP核，看了一些介绍和手册，做一下翻译工作！
2018.03.27 -AMBA协议(AHB APB AXI等)\外设通信协议(SPI CAN等)
idea的博客
03-30 1583
从最开始AMBA1.0版本定义的 高级系统总线(asb)和高级外设总线(apb)到最新版本 AMBA4.0中兼容AHB APB的同时，添加了AXI4规范(ARM 和 XILINX 共同制定的SOC内IP互联的规范)，高级跟踪总线 ATB，等。AHP APB AXI等都可以认为是作用域CPU内部的总线协议或者说规范，然而我们会常提到外设通信的SPI CAN总线，实际是SPI控制器或者CAN控制器和外...
AXI4-lite总线读写Verilog可综合设计——可用于JESD204核配置
king阿金
11-30 8543
目录 AXI4系列总线简介 AXI4-lite总线 通道信号时序要求 读写的时序图 写时序的可综合程序 读时序的可综合程序 JESD的AXI配置调试心得 AXI4系列总线简介 Advanced eXtensible Interface (AXI)是ARM的Advanced Micro controller Bus Architecture（AMBA）总线的一部分，第一个版本...
14022.xilinx通过IP核axi-iic扩展多路i2c总线
写给自己的笔记
04-23 1111
文章目录1 参考文档2 内核配置3 用户空间设备树配置3 i2c-xilinx驱动控制器代码4 PS端设备树配置 1 参考文档 https://docs.xilinx.com/v/u/en-US/pg090-axi-iic https://xilinx-wiki.atlassian.net/wiki/spaces/A/pages/18841974/Linux+I2C+Driver 2 内核配置 Kernel Configuration I2C is not enabled in the current
axi-master.7z
08-09
AXI4-Lite是AXI4的一个简化版本，适用于对带宽要求不高的简单控制接口，通常用于连接中断控制器、配置寄存器等。它省略了写响应通道和部分控制信号，降低了硬件资源的消耗。 在压缩包中，我们看到几个关键文件： 1...
Linux下的I2C驱动框架以及代码实现
m0_46573394的博客
12-08 1357
I2C在硬件上比较简单，总线上只有两根数据线，数据线SDA和时钟线SCL，但是到了Linux驱动就变得复杂一些，在Linux系统中，I2C驱动由3部分组成：I2C核心、I2C总线驱动、I2C设备驱动，按照Linux软硬件分离的思想，当硬件发生变化时，上层的控制逻辑能保持不变。驱动的核心是架构，本文对I2C驱动架构进行梳理！
AMBA总线协议学习笔记——AXI4-Stream
weixin_53381817的博客
07-04 1193
Transfer：通过AXI4-stream接口的一次数据传输。单个传输由单个 TVALID、TREADY 握手定义。Packet：包括单个或者多个Transfer，类似于AXI4中的burst概念。Frame：AXI4-Stream协议中数据分组的最高级别，一个Frame可以包含很多个Packet。ACLK和ARESETn，时钟和复位信号。AXI4-Stream 的组件都使用相同的时钟信号ACLK，上升沿有效。ARESETn 采用低电平复位。需要注意的是 TVALID在复位时必须保证是处于低电平的。
Xilinx FPGA AXI4 总线学习和参考代码
qq_34244712的博客
05-16 2094
AXI 总线概述 以下的网址讲的非常详细，不懂的可以详细看看。我在这里也不想浪费时间了，最主要看各种信号的含义: 参考网址:https://blog.csdn.net/meng1506789/article/details/111565579?ops_request_misc=%257B%2522request%255Fid%2522%253A%2522162115029116780265443223%2522%252C%2522scm%2522%253A%252220140713.130102334.
AXI_lite代码简解-查看源码
OpenFPGA的博客
10-10 516
查看源码1、要看到AXI-Lite的源码，我们先要自定义一个AXI-Lite的IP，新建工程之后，选择，菜单栏->Tools->Creat and Package IP：图4‑...
自定义AXI总线形式SPI接口IP核，点亮OLED
weixin_33721427的博客
02-05 1195
一、前言 　　最近花费很多精力在算法仿真和实现上，外设接口的调试略有生疏。本文以FPGA控制OLED中的SPI接口为例，重新夯实下基础。重点内容为SPI时序的RTL设计以及AXI-Lite总线分析。当然做些项目时可以直接调用Xilinx提供的SPI IP核，这里仅出于练习的目的考虑。 二、接口时序分析 　　本项目用的OLED型号为UG-2832HSWEG04，核心控制器是SSD1306。该...
AXI_lite代码简解（三）-AXI-LITE 自定义IP
OpenFPGA的博客
10-18 4980
AXI-LITE 自定义IP 目的：通过嵌入式软核或者硬核通过AXI_Lite接口（Master）控制FPGA端引脚的GPIO。 实现框图：                   图4 50 自定义IP应用框图 按照AXI互联机制我们知道，我们的自定义IP是通过AXI_Interconnect连接到Master端，整体的框图也比较简单，为了验证方便我们只按照红色线路径进行测试。 自定义的IP也比较简单，是直接在上面两节的基础上修改几个参数即可。 我们知道软核或者硬核通过接口向自定义IP写数据时，是通过sl
AXI协议(六) Axi-Stream接入实例及小总结
今日你学左米啊
08-28 6696
AXI协议(六) Axi-Stream接入实例及小总结 在这节中，你将可能看到： 一个普通的摄像头接口介绍 摄像头数据转AXI-Stream的接入实例 关于AXI4协议暂时性的总结 文章目录AXI协议(六) Axi-Stream接入实例及小总结文前声明普通摄像头的硬件模块基本思路和问题实现思路问题解决思路代码解析像素格式对齐将同步位和像素数据转成axis的"初步格式"加入异步fifo加点魔法AXI4简要总结小结 文前声明 本文所举例来自黑金的ov5640摄像头驱动代码，开发板是zynq系列的，本文仅
STM32H743xI总线解析（AXI重点）
最新发布
yybyg的博客
02-21 1244
ASIB连接的主控协议总线带宽读/写发起能力IN1D2 域的 AHB 总线AHB-lite321/4IN2Cortex-M7AXI4647/32IN3SDMMC1AHB-lite321/4IN4MDMAAXI4644/1IN5DMA2DAXI4642/1IN6LTDCAXI4641/1ASIB连接的从设备协议总线带宽读/写发起能力/总接收能力TARG1D3 域的 AHB 总线AXI4321/1/1TARG2。
zynq 7000 的HDMI 显示实验
热门推荐
曾立文的博客
01-29 1万+
用了很多年的zynq 7000，一直就没做hdmi 显示实验。前几天终于做了这个实验，也就做一个总结。 我的实验是在微相的z7r-lite下根据他们的教程完成的。平台是windows 10 , Vivado 2018.3。如果硬件设计不一样，主要是替换rgb2dvi 模块和gpio 中断部分。 工程资料下载， 链接：https://pan.baidu.com/s/11-RLOYtl1AyxcQ_XGbw2YQ 提取码：zvnc 这个下载里里三个文件，一个hdmi_out 全工程67M，下了这个就..
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值