1.器件延迟
modelsim没有明显的器件延迟,而quartus器件延迟明显
2.信号采样点
当信号在时钟沿发生变化时,quartus采样时钟沿之前的信号。
对于modelsim而言会有点差异:
(1)采用延迟赋值:例如时钟周期为20ns,仿真脚本也对应延迟20ns
data=8'h1;
这种情况会采样到时钟沿后的数据,因为仿真器认为在时钟到来之前数据已经保持稳定,如下图
(2)采用时钟驱动赋值
always@(posedge clk)
begin
data=8'h1;
end
这种情况下,采样点在时钟沿之前,即读入需要一拍,读出需要一拍,至少需要两拍才能完成读入到读出