初探STM32F4(6)--系统时钟配置

概述

经过前文对GPIO、USART外设的初步学习，发现有两个基本知识需要补充学习，一个是系统时钟的相关配置，另一个是中断事件的相关配置。本文先学习系统时钟。

阅读完本文，要能回答以下问题：

1. STM32的时钟源有哪些？分别阐述其作用？
2. 系统时钟SYSCLK是系统正常运行必要的，阐述系统时钟树的结构与作用？
3. 阐述使用PLL模块将HSE转换成SYSCLK的计算过程。

时钟系统框图

任何一个外设都是由一系列组合时序逻辑电路构成，为保证其内部数字电路正确工作，在使用之前，必须首先配置好外设对应的时钟。因此，研究STM32的时钟框图十分必要。

STM32的时钟源有5个：高速内部时钟源HSI、高速外部时钟源HSE、低速内部时钟源LSI、低速外部时钟源LSE、锁相环时钟输出PLL

• 内部低速时钟源一般频率为32kHZ，提供低功耗时钟，有两个作用：做独立的看门狗时钟源，以及供自动唤醒单元使用。图中表明LSI可以被选择为RTC的时钟源

• 外部低速时钟源外接晶振，一般为32.768kHZ，可以被选择为RTC的时钟源。由于外部晶振十分稳定，RTC的时钟源一般选择LSE

• 外部高速时钟源外接晶振4-26MHZ，有以下作用：（1）被选择为RTC的时钟源。（2）用作系统时钟SYSCLK。（3）用作PLL的时钟输入。（4）通过外部引脚MCO输出时钟信号。

• 内部高速时钟源HSI的时钟频率是16MHZ，作用与HSE一致。一般只有在外部时钟挂掉后，起到备用功能。

• PLL的时钟来源是HSE或者HSI，主PLL输出起到以下作用：再经过P分频产生PLLCLK，可以被选择为SYSCLK。由于HSI、HSE频率不高，为了使系统频率足够高，SYSCLK的来源一般会选择为PLLCLK。

• 图中还有次PLL模块，即PLLI2S和PLLSAI，来源也是HSE或者HSI，次PLL产生的时钟输出作为I2S_CLOCK、SAI1A_CLOCK、SAI1B_CLOCK、LCD_TFT_CLOCK使用，实现高品质音频输出。

• 图中最下方为以太网模块的时钟信号。

系统时钟SYSCLK是系统正常运行必要的，SYSCLK有以下作用：

1. 直接作为以太网PTP时钟。
2. 经过AHB预分频器产生HCLK，HCLK有以下作用
   1. 作为AHB（Advanced High-performance Bus）总线、内核、存储器和DMA的时钟。
   2. 作为系统定时器。
   3. 再经过APB预分频器，产生APBx外设时钟，供不同外设使用。

一般利用主PLL倍频后产生系统时钟，主PLL时钟如下计算：

• 时钟的最初来源是外部高速晶振HSE。
• 对HSE经过M分频输入到PLL模块。
• PLL模块内部经过N倍频、P分频产生PLLCLK。PLLCLK用作SYSCLK
• 例如外部晶振HSE为25MHZ，首先经过25倍M分频输入到PLL模块，PLL内部经过360倍N倍频以及2倍P分频，产生180MHZ的PLLCLK，供系统时钟使用。

时钟系统初始化代码架构分析

在进入主函数初始化外设之前，需要首先初始化系统时钟，由引导代码可知（如下所示），调用MAIN函数之前，先要调用系统初始化函数。

; Reset handler
Reset_Handler    PROC
                 EXPORT  Reset_Handler             [WEAK]
        IMPORT  SystemInit
        IMPORT  __main

                 LDR     R0, =SystemInit
                 BLX     R0
                 LDR     R0, =__main
                 BX      R0
                 ENDP

系统初始化函数如下所示，主要有以下几点功能：

• 设置系统浮点运算单元
• 系统时钟复位，默认使用HSI时钟。