74LS138-三人表决电路

最新推荐文章于 2024-05-27 23:46:10 发布
置顶 最新推荐文章于 2024-05-27 23:46:10 发布
阅读量4.6w 收藏 106
点赞数 20
分类专栏： EDA-Verilog 文章标签： 三人表决电路的设计 Quartus 电路设计
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_41185875/article/details/103358851
版权

数据选择器的应用想了想还是把一些简单的东西写出来，希望对刚入门的初学者有所帮助
（1）用3线-8线译码器编译宏模块74LS138设计和实现三人表决电路。用FPGA实现其逻辑功能并测试。使用QuartusII 完成创建工程、编辑电路图、编译，编辑波形文件仿真，测试其功能，记录波形并说明仿真结果。
在这里插入图片描述
原理图
在这里插入图片描述
波形图

独影阑珊°
关注
  • 20
    点赞
  • 踩
  • 106
    收藏
    觉得还不错? 一键收藏
  • 4
    评论
专栏目录
使用74138实现四人表决器
04-26
分别用74138和74151实现四人表决器
三人表决器设计
01-12
设计一个A、B、C三人表决电路。当表决某个提案时，多数人同意，提案通过，同时A具有否决权
数电实验: 利用74ls138和74ls20实现译码器(全加器)
最新发布
weixin_75174766的博客
05-27 3208
后来听老师的建议，先换了一个138芯片，发现进位输出S灯按照真值表的变化亮了，但是发现 进位输出C灯不亮了,最后在不断重新连接发现有一节线断了,终于发现了问题, 在连接138和20时，我不断尝试，不断改进，不断努力，从中我学习到了很多很多，有时候一次的失败可能是因为没有找对方法。Y0 - Y7 (Pin 9, 10, 11, 12, 13, 14, 5, 6): 输出引脚，共8个。在进行实验时，应先确认74LS20、74LS138的功能完好，而后仔细检查芯片的引脚连接，确保连接正确，以避免电路故障。
三种方法实现：三人表决器-20151104
热门推荐
The blog of XMAN
11-08 4万+
设计要求：A、 B、C三个输入，两个及以上为1，输出为1；否则输出为0 方法一：通过与非门逻辑电路实现：真值表： 逻辑电路图： l  方法二：通过74LS138译码器实现： 可参阅7http://blog.csdn.net/zhaozhichenghpu/article/details/49496851 可知： 真值表如图所示： l  方法三：通过74LS115选择器
【数字逻辑基础】三人表决电路及四舍五入判别电路实验
ayaishere_的博客
01-17 1万+
数字逻辑基础三人表决电路及四舍五入判别电路实验
74138实现三人表决器电路仿真
03-29
可直接运行，已经调试完成，结果通过显示屏展示出来，采用74138和与非门实现电路运行，a具有一票否决权，少数服从多数
通过74ls138构成的三人表决器
qq_73815319的博客
03-30 2万+
通过74ls138的功能表可得出当G2A和G2B都接地，G1为高电平时工作且以反码形式输出。由表达式可得出对应的输出结果为Y3,Y5,Y6,Y7。如图2中，当C、B输入1，A输入0时，对应的二进制编码为110，表示Y6输出为0其他为1。通过或非门输出结果1，在图1中由LED1亮表示同意。三人表决器的原理为三人中至少两人同意则结果为同意，及输入信号至少两个1则结果为1。
用74ls00,74ls153,74ls151,74ls138设计三变量表决器
m0_62153667的博客
04-04 1万+
如下图所示，很可能可能有错，希望大家指出（一知半解）
2020-11-06
qq_52251439的博客
11-06 145
怎么用Python3输出斐波那契数列的第n项，（n）是自己输入的，用递归法，求教！我写错了
数字电路与逻辑设计：组合逻辑电路分析（Multisim)
qq_52052302的博客
08-19 1万+
②关闭仿真开关，在设计窗口中添加逻辑转换仪XLC1，按照图3.2所示连接电路的输入和输出，双击逻辑转换仪打开转换界面，单击“电路→真值表”转换按钮。图3.2.1 用74LS138和与非门实现三人表决器的测试线路。图3.3.1 用74LS151实现三人表决器的测试线路。1、 能否用74LS153实现三人表决器？图3.2.2 74LS138三人表决器实验图1。图3.2.3 74L138三人表决器实验图2。图3.3.2 74LS151三人表决器实验图1。图3.3.3 74LS151三人表决器实验图2。
用种方式实现三人表决电路三人表决电路的表达式PPT学习教案.pptx
10-04
本资源是一个关于三人表决电路的设计和实现的PPT学习教案，主要介绍了三种不同的设计方法，包括使用74LS00和74LS20实现的SSI设计、使用74LS138和74LS20实现的MSI设计、使用74LS151或LS153实现的MSI设计。 通过本...
三人表决器设计原理图及程序
05-13
基于单片机的三人表决器设计原理图，附带有源程序
数字电路分析与故障诊断 三人表决器仿真电路图.docx
07-09
数字电路分析与故障诊断 三人表决器仿真电路图.docx 学习资料 复习资料 教学资源
数电课程设计-五人表决器设计知识讲解.pdf
07-14
数电课程设计-五人表决器设计知识讲解.pdf数电课程设计-五人表决器设计知识讲解.pdf数电课程设计-五人表决器设计知识讲解.pdf数电课程设计-五人表决器设计知识讲解.pdf数电课程设计-五人表决器设计知识讲解.pdf数电...
芯片介绍 74ls00 2输入四与非门、 74ls04 74ls08 74ls20 74ls32 74ls74 74ls90 74ls112 74ls138 74ls153 74ls161
06-11
74ls00 2输入四与非门 74ls02 2输入四或非门 74ls04 六倒相器 74ls08 2输入四与门 ...74ls138 3-8线译码器/多路转换器 74ls153 双4选1数据选择器/多路选择器 74ls161 可预置四位二进制计数器(并清除异步)
实验一——多数表决器的设计与实现1
08-03
实验涉及到两种基本的译码器：3-8译码器（74LS138）和2-4译码器（74LS139）。74LS138是一个3线-8线译码器，它有6个输入（包括3个数据输入D2、D1、D0和3个使能端G、G2A、G2B），8个输出。当所有使能端都有效时，根据3...
数字逻辑电路与设计仿真实验（Multisim 13.0）
05-14
数字逻辑电路与设计课程的实验仿真...74LS138逻辑功能测试； JK触发器； 逻辑转换器； 全加器； 三人表决器； 设计1位数值比较电路； 四选一数据选择器； 译码器和与非门组成的三人表决器； 与非门组成或非门F=AB+CD；
【FPGA】Verilog：组合电路设计 | 三输入 | 多数表决器
m0_66307842的博客
02-15 1万+
【FPGA】Verilog：组合电路设计 | 三输入 | 多数表决器
搞定138译码器(15)，基于74ls138译码器设计全加器
ic2121的博客
05-27 1万+
74LS48除了有实现7段显示译码器基本功能的输入(DCBA)和输出(Ya～Yg)端外，7448还引入了灯测试输入端(LT)和动态灭零输入端(RBI)，以及既有输入功能又有输出功能的消隐输入/动态灭零输出(BI/RBO)端。7段显示译码器74LS48是输出高电平有效的译码器，74LS48除了有实现7段显示译码器基本功能的输入(DCBA)和输出(Ya～Yg)端外，7448还引入了灯测试输入端(LT)和动态灭零输入端(RBI)，以及既有输入功能又有输出功能的消隐输入/动态灭零输出(BI/RBO)端。
三人表决电路设计 74ls138电路图
09-09
74LS138是一种可编译的3-8译码器芯片，它可以用于构建三人表决电路。以下是一个基于74LS138的电路图设计： 首先，将三个输入信号（A、B、C）连接到74LS138芯片的A0、A1和A2引脚上。这些输入信号可以表示每个人的投票选择，比如A=0代表选择A、B和C都为0，A=1代表选择A、B和C都为1。 然后，将74LS138的Y0到Y7引脚分别连接到8个LED灯或继电器上。这些灯或继电器可以用于表示不同的计票结果。 接下来，将74LS138的G1引脚接地，将G2A和G2B引脚连接到一个稳定的逻辑电平（可以是高电平或低电平）。这些引脚的连接方式可以根据具体应用需求进行调整。 最后，将74LS138的Vcc引脚连接到电源正极，将GND引脚接地。 通过以上连接，当A、B和C的输入信号发生变化时，74LS138将根据输入信号的组合产生相应的输出。这样，我们就可以利用这个电路来实现三人表决的功能。每个人的投票选择通过输入信号表示，而相应的输出信号则可以控制LED灯或继电器的状态，从而显示或记录投票结果。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 4
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值