74LS138-三人表决电路

最新推荐文章于 2023-08-19 16:15:42 发布

置顶独影阑珊°

最新推荐文章于 2023-08-19 16:15:42 发布

阅读量5w

点赞数 21

分类专栏： EDA-Verilog 文章标签：三人表决电路的设计 Quartus 电路设计

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/qq_41185875/article/details/103358851

版权

EDA-Verilog 专栏收录该内容

5 篇文章

订阅专栏

本文介绍如何使用3线-8线译码器74LS138设计并实现三人表决电路，通过FPGA验证逻辑功能。在QuartusII环境下完成工程创建、电路编辑、编译及波形仿真，展示仿真结果。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

数据选择器的应用想了想还是把一些简单的东西写出来，希望对刚入门的初学者有所帮助
（1）用3线-8线译码器编译宏模块74LS138设计和实现三人表决电路。用FPGA实现其逻辑功能并测试。使用QuartusII 完成创建工程、编辑电路图、编译，编辑波形文件仿真，测试其功能，记录波形并说明仿真结果。
在这里插入图片描述
原理图

波形图

评论 4

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。