组合逻辑与时序逻辑的综合

最新推荐文章于 2024-06-27 21:09:40 发布
最新推荐文章于 2024-06-27 21:09:40 发布
阅读量2.3k 收藏 15
点赞数 1
分类专栏： FPGA
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_38352854/article/details/90474069
版权
本文深入探讨了集成电路设计中的逻辑综合过程，包括组合逻辑与时序逻辑的综合策略。从优先级结构到锁存器的有意无意综合，再到状态机的显式与隐式设计，详细阐述了综合工具如何处理各种逻辑结构，优化电路实现。重点讨论了静态和动态循环的综合挑战，以及如何避免设计陷阱，以实现更优的综合结果。
摘要由CSDN通过智能技术生成

目录

1. 综合简介

1.1 逻辑综合

1.2 RTL综合

1.3 高级综合

2、组合逻辑的综合

2.1 优先级结构的综合

2.2 利用逻辑无关紧要条件

2.3 ASIC单元与资源共享

3.带锁存器的时序逻辑综合

3.1 锁存器的无意综合

3.2 锁存器的有意综合

4. 三态器件和总线结构的综合

5. 带有触发器的时序逻辑综合

6. 显式状态机的综合

6.1 序列检测器的综合

7. 寄存器逻辑

8. 状态编码

9. 隐式状态机、寄存器和计数器的综合

9.1 隐式状态机

9.2 计数器综合

9.3 寄存器综合

10. 复位

11. 门控时钟与时钟使能综合

12.预测综合结果

12.1 数据类型综合

12.2 运算符综合

12.3 表达式替代

13 循环的综合

13.1 不带内嵌定时控制的静态循环

13.2 带内嵌定时控制的静态循环

13.3 不带内嵌定时控制的非静态循环

13.4 带内嵌定时控制的非静态循环

13.5 用状态机替代不可综合的循环

14. 要避免的设计陷阱

15. 分割与合并：设计划分

专用集成电路的设计过程依赖于软件工具来管理和控制那些描述大型复杂电路的数据库。在这些工具中，综合引擎工具有着至关重要的作用。综合工具可以完成许多工作，以下式其中的重要步骤：

（1）检测并消除冗余逻辑

（2）查找组合反馈环路

（3）利用无关紧要条件

（4）检测出未使用状态

（5）查找并消除等价的状态

（6）进行状态分配

（7）在满足物理工艺的面积和/或速度限制的条件下，综合出最优多级逻辑实现。最后一步包括了最优化计数，又有工艺映射的内容。

1. 综合简介

电路模型有三种常见的抽象级别：架构级、逻辑级和物理级。架构级：包含了必须由电路执行的，将输入序列转换为特定输出序列的一些操作，但不将操作与时钟关联。设计的关键在于如何从架构描述中提取一个能实现功能的算法。逻辑级：描述了能够由电路实现的一组变量和一组布尔函数。逻辑模型描述的寄存器资源、功能模块架构和时序均是其描述的一部分。设计任务:将布尔逻辑转换成可满足功能的组合门电路和存储寄存器的最优化的网表。物理描述：涉及实现电路的物理器件的实际几何图形。

1.1 逻辑综合

逻辑综合将电路从逻辑级描述为结构描述视图，最终生成结构化的原语网表。

1.2 RTL综合

RTL综合一般从结构开始，把基于语言的RTL描述转换成可通过逻辑综合工具进行优化的一组布尔方程。

1.3 高级综合

高级综合又称为“行为综合”或“结构综合”，其目标是寻找一个既能实现某种算法，且资源又可规划和分配的结构形式。所要综合的算法仅仅描述了电路的功能，而并没有明确指明寄存器和数据通道的结构，因此可能有多种不同的电路结构实现同一功能。

2、组合逻辑的综合

组合逻辑的描述方式：结构化的原语网表、一系列连续赋值语句、电平敏感的周期性行为

2.1 优先级结构的综合

case语句通常隐含地对首先解码的选项赋予较高优先权，而if语句则隐含地制定第一个分支具有更高优先权。

2.2 利用逻辑无关紧要条件

在综合时case或if语句中实用x的赋值将被处理成无关紧要条件。

如果一个条件操作符将z值放在电平敏感行为中连续赋值语句的右表达式中，那么该语句将会综合成通过组合逻辑驱动的一个三态器件。

2.3 ASIC单元与资源共享

用括号来控制操作符分组以缩减电路尺寸。

3.带锁存器的时序逻辑综合

一个无反馈的组合原语可综合成无锁存的组合逻辑

一组无反馈的连续赋值语句可以综合成无锁存的组合逻辑。

一个带反馈的条件操作符的连续赋值语句会综合出一个锁存器。

3.1 锁存器的无意综合

组合逻辑的Verilog描述给输出赋值时，必须考虑所有可能的输入值。

3.2 锁存器的有意综合

在一个电平敏感行为中的if过程里，如果只在部分而不是所有分支中对一个寄存器变量赋值（即条件不完整），它将会综合出一个锁存器。

4. 三态器件和总线结构的综合

三态器件允许在多个器件之间共享总线。描述三态总线驱动最常用的方法，是使用一个具有高阻态z分支赋值的连续赋值语句。

5. 带有触发器的时序逻辑综合

被综合为触发器的情况：

（1）如果该寄存器变量在行为描述的范围以外被使用；

（2）如果该寄存器变量在未被赋值前就已经在行为描述中被用到；

（3）如果该寄存器变量仅在行为描述工作的某些分支上被赋值。

综合要点：

（1）边沿敏感行为中的变量在被赋值前将综合成一个触发器的输出。

（2）当一个变量在被内部行为而不是外部行为引用前就被周期性行为赋值

最低0.47元/天 解锁文章
Tristone1217
关注
专栏目录
【芯片设计- RTL 数字逻辑设计入门 4 -- verilog 组合逻辑和时序逻辑】
CodingCos的博客
03-04 1221
个单元的， 还有打印语句等， 也是门器件无法实现的。在设计的时候要确保所写的代码是可以综合的。具就会去元件库里调用一个二输入与门， 将输入端分别接上 b 和 c， 输出端接上 a。这种信号边沿触发， 即信号上升沿或者下降沿才变化的 always， 被称为“需要说明的是， 多条 assign 连续赋值语句之间互相独立、 并行执行。就是把编写的 rtl 代码转换成对应的实际电路。这种条件信号变化结果立即变化的 always 语句被称为“” 器件来实现相应的代码。， 是指找不到对应的 “” 之类的延时功能，
学习笔记--Verilog HDL高级数字设计--第六章组合逻辑与时序逻辑的综合
qq_41246520的博客
10-09 1543
组合逻辑与时序逻辑的综合 综合引擎能够自动完成一组布尔函数的最简化，并将结果映射成能满足设计目标的硬件实现。（转换，优化，映射） 本章将介绍如何编写易于综合的Verilog模型 综合工具完成的工作： (1)检测并消除冗余项 (2)查找组合反馈环路 (3)利用无关紧要条件 (4)检测出未使用状态 (5)查找并消除等价状态 (6)进行状态分配 (7)在满足物理工艺的面积和/速度限制下，综合出最优多级逻...
第六章 组合逻辑和时序逻辑的综合
cjhuster1的博客
04-23 798
6.1三种模型与三种描述 三种模型：架构级模型，逻辑级模型，物理模型； 三种描述：行为描述，结构描述，物理描述； ASM 图是逻辑级的行为描述； 逻辑综合是将行为描述转换成结构描述； 6.2 组合逻辑的综合 UDP 用户自定义原语大多数厂商不可综合； 当原语可以用单元库中的门替代时，得到的电路是比原电路更为有效的门级实践； for 语句是可综合的，综合时将其展平； case 和 if 语句的综合，如果条件都是互斥的，综合工具会认为他们具有相等的优先级，并综合成一个多路选择器；若条件不互斥，则第一个语句分支
ILA抓取数据无信号
最新发布
burse_liu的博客
06-27 475
当然有的时候name 里面有信号但是抓取不到，那就是可能是代码写错了，或者是时钟约束有问题，可以看我的另一篇文章：https://editor.csdn.net/md/?这个时候要点波形图中的加号，把要抓的信号都加入进来，之后再重新运行，抓取数据即可。第一次用ILA IP核抓取数据信号的时候，运行发现什么都没有，如下图。
状态机 三段式中第三段用组合逻辑还是时序逻辑
weixin_51613968的博客
08-16 961
状态机 三段式中第三段用组合逻辑还是时序逻辑 这个问题我一直都是混着用的有时候用组合逻辑有时候使用时序逻辑。 个人感觉没啥区别，自己用的时候别用混 用组合逻辑，一般要用当前状态判断（current_state） 用时序逻辑，一般要用下个状态来判断（next_state） 下面看一段三段式的Verilog代码 要求无重叠检测序列01010，用状态机实现。 module seq_detect( input clk, input rst_n, input seq_in, outpu
【基础知识】~ 组合逻辑/时序逻辑、阻塞/非阻塞
qq_40549426的博客
06-02 4210
组合逻辑的特点是任意时刻的输出仅仅取决于该时刻的输入，与电路原本的状态无关，逻辑中不牵涉跳变沿信号的处理，组合逻辑的 verilog 描述方式有两种：always 模块的敏感列表为所有判断条件信号和输入信号，但一定要注意敏感列表的完整性。在 always 模块中可以使用 if、case 和 for 等各种 RTL 关键字结构。由于赋值语句有阻塞赋值和非阻塞赋值两类，建议读者使用阻塞赋值语句“=”。always 模块中的信号必须定义为 reg 型，不过最终的实现结果中并没有寄存器。这是由于在组合逻辑电路描述中
《逻辑综合(logic synthesis)入门指南》
热门推荐
潘鸿洋的博客
11-03 1万+
欢迎来到逻辑综合的世界，这是一个新手入门指南
时序优化之使用寄存器分割较长的组合逻辑
mayo2012的专栏
03-12 2524
放寒假之前有打算用FPGA实现JPEG的编解码的，都知道二维DCT变换又是JPEG编解码的核心，于是就试着先用FPGA实现DCT变换。熟悉DCT变换公式的可能都知道图像的DCT变换，实际上就是用一组DCT系数与模板覆盖下的对应像素强度的乘累加。所以我们可以事先将DCT变换系数存在FPGA的ROM里，在做的过程中发现了一个问题那就是建立时间(setup time)得不到满足。经过检查发现，问题就出在
5-Verilog HDL时序逻辑与组合逻辑设计.7z
03-03
Verilog HDL是一种广泛使用的硬件描述语言，用于设计和建模数字系统，包括时序逻辑和组合逻辑。在FPGA（Field-Programmable Gate Array）设计中，Verilog是必不可少的工具，它允许工程师用高级抽象来描述硬件功能，...
组合逻辑电路、时序逻辑电路、触发器、寄存器、存储器
JIA_GUOQIANG的博客
11-01 8739
1）组合逻辑电路：输出只与当时的输入有关，如与门、非门、或门等各种门电路； 2）触发器：是一个具有记忆功能的、具有两个稳定状态（0或1）的信息存储器件，是构成多种时序逻辑电路的基本逻辑单元，由门电路组成，包含D触发器、JK触发器、RS触发器等； 3）时序逻辑电路：输出不仅与当时的输入有关，还与电路原来的状态有关，可以理解包含触发器的电路称作时序逻辑电路； 4）寄存器：寄存器是CPU内部用来存
【verilog教程】第7篇：时序逻辑和组合逻辑
黑猫奥利奥的博客
07-08 2574
本文依据网络资料及工作经验整理而成，如有错误请留言。 文章为个人辛苦整理，付费内容，禁止私自转载。 文章专栏：《黑猫的FPGA知识合集》 本文主要参考链接： https://zhuanlan.zhihu.com/p/110543798 1 概述 “always”块既可用于描述组合逻辑也可描述时序逻辑。 1、always内不可以多层嵌套always！ 2、 在同一个always块中不要既用阻塞赋值，又用非阻塞赋值。 不允许在多个always块中对同一个变量进行赋值。 always里面可以用阻塞赋值，没有规定只
Chisel入门（三）------Chisel的基本语法1
qq_38798111的博客
03-07 2211
Chisel入门----Chisel的基本语法
《计算机组成与CPU设计实验》1 组合逻辑（一）
weixin_41788560的博客
05-24 1708
逻辑电路的类型 组合逻辑Combinational Logic 没有记忆 输出由当前输入值决定时序逻辑 Sequential Logic 有记忆 输出不仅由当前输入值决定，还和以前的状态有关。 持续赋值语句 Continuous Assignment assign 语句 assign A = B; //等号左边的值始终跟随右边改变 例子：使用Verilog描述与非门 module nand( input wire a; // wire可以省略 input wire b;.
组合逻辑电路中的语法
weixin_39520719的博客
05-12 1176
组合逻辑电路中的语法 1、 Verilog语句都是在module–endmodule模块中的 module test_module( input wire [3:0] in, //不写wire或者reg默认为wire output wire [3:0] out); ....... endmodule 2、端口关键字有：input， output， inout ； 除了Test Bench代码外，都需要定义端口 3、连续赋值语句 `timescale 10ns/1ns //基本时间单元/
数字IC笔试知识点总结——锁存器、触发器、寄存器
aa666888io89的博客
08-12 2309
锁存器、触发器、寄存器 锁存器（latch）：是电平触发的存储单元，数据存储的动作（状态转换）取决于输入时钟（或者使能）信号的电平值，仅当锁存器处于使能状态时，输出才会随着数据输入发生变化。 分为普通锁存器和门控锁存器，普通锁存器无控制信号，输出状态始终直接由输入决定。在实际的数字系统中，为了协调各部分的工作，往往需要有一个特定的控制信号去控制锁存器状态转换的时间，在控制信号无效时，输出保持不变，不随输入变换；当控制信号有效时，输出由输入决定，跟随输入变化。 ①正是因为门控锁存器在控制信号有...
FPGA之道（26）VHDL初始化
Reborn Lee
02-12 6717
对于连线类的信号，是否初始化对于芯片的行为几乎没有影响，因为芯片一上电后，整个FPGA的输入就由客观环境确定了，那么的连线被高电平驱动源驱动就是高电平，被低电平驱动源驱动就呈现低电平。而不会因为你给信号赋了初值而影响这个结果，否则这也就不是一个组合逻辑了。 对于类似寄存器类的存储单元信号，如果不赋初值的话，不同FPGA芯片型号的默认的上电状态会不同。有的是上电自动存储高电平，有的是自动存储低电平。由于时序逻辑的运算结果很多时候是和当前存储单元中存储的数值有关的，所以这类信号如果未赋初值，很可能造成设计在不
跨模块设计推荐使用时序图
架构突围
08-03 329
跨模块设计推荐使用时序图 阅读引导： 1、一切的不清晰，都是因为流程的不清晰 2、设计人员一个重要的工作，就是让所有人对全貌有所认知，这也是非常多的设计人员所遗忘的。 在非创新类业务领域里面，一切的设计不清晰，根本原因就在于流程的不清晰。 如果架构设计人员，对所有的业务模块处理流程都非常的清晰。 对于输入输出对非常的明了。 这个项目肯定就没有问题。 所以，很多的领导听汇报，凭什么判断汇报的正确与否？ 就是看主线是否清晰，各个模块的职责是否明确。 1 先确定主线 在进行系统设计的时候，是TD，以及DT方法
几种进行时序约束的方法
xiangyuqxq的专栏
02-19 4031
对自己的设计的实现方式越了解，对自己的设计的时序要求越了解，对目标器件的资源分布和结构越了解，对EDA工具执行约束的效果越了解，那么对设计的时序约束目标就会越清晰，相应地，设计的时序收敛过程就会更可控。      从最近一段时间工作和学习的成果中，我总结了如下几种进行时序约束的方法。按照从易到难的顺序排列如下：  0. 核心频率约束     这是最基本的，所以标号为0。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值