PCI Express学习篇---物理层电气特性(六)System Jitter标准及测量方法

声明：此文章为转载，转自https://blog.csdn.net/weixin_48180416/article/details/116212239

此篇介绍Jitter及Jitter的测量方法。

在本系列文章（二）Transmitter and Receiver Specificaton中介绍的Base Spec中的电气参数包含Jitter参数

在CEM手册中的Electrical Budget章节中，另外定义了2.5GT/s 5GT/s的System Jitter的标准。

当然，如果要参考CEM的System Jitter标准，PCIe必须符合CEM的Add-in Card/System Board的产品形态。

以下介绍CEM手册的System Jitter标准(2.5GT/s,5GT/s)

---

• System Jitter 预算用的是最小的Rj,来预估System board/Add-in Card TX/RX
• 在特定的BER条件下必须满足Tj
• Rj和Dj之间的Tradeoff是允许的，最终需要满足Tj

 

以下为2.5GT/s Total System Jitter

其中，interconnect Jitter

以下为5GT/s Total System Jitter

8GT/s 16GT/s 32GT/s的System Jitter不区分Dj, Rj, UTJ,UDJ-DD等参数在Base Spec中定义。

上面列出的Jitter Budget 仅为guideline，必须要满足的是Compliance Test眼图的测试标准，在系列文章（七）中介绍。

 

System Jitter的计算方法：

---

ECEN720: High-Speed Links  Circuits and Systems中是这样描述的：

 

 

所以，BER 10^-12时Q=14.069 (见下文中Q因子和BER的关系)，因此

 

以下介绍Jitter的测量方法

---

简要回顾一下系列（二）中提到的Jitter分类。

Jitter分为两大类：Data Dependent Jitter和Uncorrelated Jitter.

Data Dependent Jitter（DDJ），是由Package loss和reflection产生的，不可预算，可以补偿的。

发送Compliance Pattern(重复K,D,K补码,D补码）,找到Pattern的边沿，累积平均。去除DDJ后得到Uncorrelated Jitter.

Uncorrelated Jitter(UJ)，是PLL jitter, power supply noise, and crosstalk产生的

UTJ(Uncorrelated Total Jitter)又包含Dj（Deterministic jitter,确定的Jitter）和Rj(random jitter, 随机的Jitter).

• Dj一般用Dual Dirac Model（双狄拉克模型）来建模，缩写为UDJ-DD。
• Rj为随机抖动，用高斯分布来建模。

测量步骤：

1）获取足够多重复的8b/10b Compliance Pattern的记录；

2) 检测边沿；

3) 计算DDJ；

4) 构造概率密度函数PDF；

5) 做PDF的积分，得到CDF（累积分布函数）；

6) CDF转换为Q因子，见注1；

7) 从PDF图中，Q因子以和为斜率

与Q=0交叉点为 

与Q=7交叉点为（为什么选择Q=7的交叉点，可以思考下，注意当BER=10^-12时Q=14）

• 为左右边界的差值，可以得到即眼图的宽度。

注1.  Q因子转换：

---

前两个公式是error function是公式。

从PDF积分可以得到CDF，CDF转换为Q因子。斜率为

注2. Q因子和BER的关系

---

另外根据上面的公式，得到Q因子和BER的关系

从上表中看出，当BER=10^-12时Q=14。