- 博客(2)
- 收藏
- 关注
RSS订阅原创 数字IC笔试题|verilog实现CRC-8的串行计算
题目如下： verilog实现： `timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// module crc(clk,rst_n,data,data_valid,crc_start,crc_out,crc_valid,crc_out_parallel); input clk,rst_n; input data; //串行输入数据 input data_v
2020-06-30 19:32:23
2332
2
原创 数字IC笔试题|verilog实现N(1-8)分频的时钟分频器，占空比50%
题目如下： Verilog实现如下： module divider(clk ,rst_n ,divider_num ,clk_out); input clk,rst_n; input [3:0] divider_num; output clk_out; reg [7:0] divider_en; always@(*) begin if(rst_n==1'b0) divider_en=8'b0000_0000;
2020-06-30 18:40:07
3532
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人