modelsim产生:# MACRO ./DDC_run_msim_rtl_verilog.do PAUSED at line 14 错误

问题: HDL程序在Quartus II 中仿真综合均不会出错,但在通过Quartus II 软件调用modelsim软件进行仿真时出现错误:# MACRO ./DDC_run_msim_rtl_verilog.do PAUSED at line 14
错误

解决: 硬件程序中调用了单端口rom IP核,在调用IP核时对如下选项进行勾选:

在这里插入图片描述
勾选后再调用便不会再出错

©️2020 CSDN 皮肤主题: 大白 设计师: CSDN官方博客 返回首页
实付0元
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、C币套餐、付费专栏及课程。

余额充值