modelsim产生：# MACRO ./DDC_run_msim_rtl_verilog.do PAUSED at line 14 错误

最新推荐文章于 2022-04-09 18:14:05 发布
最新推荐文章于 2022-04-09 18:14:05 发布
阅读量4.4k 收藏 2
点赞数 2
分类专栏： 学习记录 文章标签： quartusii modelsim rom IP核 Verilog HDL
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_41914136/article/details/103302407
版权

问题： HDL程序在Quartus II 中仿真综合均不会出错，但在通过Quartus II 软件调用modelsim软件进行仿真时出现错误：# MACRO ./DDC_run_msim_rtl_verilog.do PAUSED at line 14
错误

解决： 硬件程序中调用了单端口rom IP核，在调用IP核时对如下选项进行勾选：

在这里插入图片描述
勾选后再调用便不会再出错

FPGA入门到头秃
关注
  • 2
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 5
    评论
专栏目录
Modelsim与ISE联和仿真错误
electron的博客
02-26 3817
用Modelsim与ISE联和仿真的时候出现了以下错误 错误1 复制出来就是： ** Error: (vopt-19) Failed to access library ‘D:_FPGA_AX309_Learning\Xilinx\Xilinx_lib/xilinxcorelib_ver’ at “D:_FPGA_AX309_Learning\Xilinx\Xilinx_lib/xilinxcorelib_ver”. No such file or directory. (errno = ENOENT
【Bug解决】MACRO ./top_run_msim_rtl_verilog.do PAUSED at line 45
兴趣使然的创作者
11-01 3966
在使用Quartus Ⅱ和ModelSim做联合仿真时，遇到了下面这行报错： MACRO ./top_run_msim_rtl_verilog.do PAUSED at line 45 网上查阅相关解决方案，配置了正确的模块名之后仍然没有解决。 于是拉长报错栏进行查看： 真正错误在蓝色部分：没有实例化模块名。 初学FPGA，在顶层模块中实例模块时没有起模块名，烧录程序运行不会报错，然而仿真无法通过。 起完模块名后，该Error顺利解决。 另附Quartus生成电路原理图的方法： 选择Processin
vivado：RAM IP核调用实例学习:调用Modelsim仿真时报错
Jason的博客
10-21 1万+
VIVADO显示错误： [Common 17-180] Spawn failed: No error Modelsim显示错误： #Error: Error loading design # Pausing macro execution # MACRO ./ram_basys3_tb_simulate.do PAUSED at line 9 我在进行Vivado RAM IP核调用实例学习时，在...
ModelSim联合仿真时出现# Error loading design # MACRO ./count19_run_msim_rtl_verilog.do PAUSED at line 12
qq_44956862的博客
07-05 1万+
#Error loading design #Error: Error loading design #Pausing macro execution #MACRO ./count19_run_msim_rtl_verilog.do PAUSED at line 12 quartus联合moselsim仿真时出现上述错误解决方案总结： 首先保证安装一定没问题，其他实例可以顺利编译。 1、检查模块名，参数名，参数端口（参数顺序，仿真文件中实例化参数端口设置等） 我的错误在于编译文件（可以成功编译）和仿真文
ModelSim进行联合仿真时出现# Error loading design # MACRO ./count19_run_msim_rtl_verilog.do PAUSED at line 12
zhuanshutouxian的博客
04-10 1万+
在学FPGA时利用Quartus II和ModelSim进行联合仿真时老是出现 #Error loading design #Error: Error loading design #Pausing macro execution #MACRO ./count19_run_msim_rtl_verilog.do PAUSED at line 12 作为一个初学者来说实在是太痛苦了，在网上找...
ModelSim进行仿真时出现# Error loading design # MACRO ./xxx_run_msim_rtl_verilog.do PAUSED at line 13
热门推荐
zileiXAYY的博客
04-27 1万+
下图是出现的错误（标题中的xxx是你自己的工程名称）： 我看了很多博客，都是让看端口配置是否出现了错误，当然也是有可能的，比如，我第一次就真的是这里多加了一个逗号。 但是当你的代码检查了很多遍，然后确认代码没问题的情况下，还是会报错，那就可以看一下我找到的问题，看是不是一样的毛病——很多人在添加test bench文件时，会在添加文件后直接复制，然后粘贴到上面的名字栏（嗯，我承认是我太...
fanzhen.rar_UART 模块仿真_site:www.pudn.com_uart verilog 仿真
09-22
在UART模块的Verilog仿真中，我们通常会使用像ModelSim、Vivado或Icarus Verilog这样的工具。仿真流程包括： 1. **代码编写**：根据UART的协议定义，编写Verilog代码实现UART模块。 2. **编译**：使用编译器将...
fifo.zip_FPGA verilog_quartus_quartus II _site:en.pudn.com_south
09-23
在本资源"fifo.zip"中，我们聚焦于FPGA（Field-Programmable Gate Array）开发，特别是基于Verilog语言的实现，以及如何利用Altera的Quartus II工具进行设计与综合。此资源旨在帮助初学者理解并掌握FPGA开发的基本...
div10_test.rar_10分频verilog_10分频代码_site:www.pudn.com_verilog 10 分
09-20
这里我们关注的是Verilog实现的10分频器，这是一段用硬件描述语言（HDL）编写的代码，可以被合成到FPGA或ASIC中。10分频器将输入时钟频率除以10，产生一个慢速的时钟脉冲。在描述这个10分频Verilog代码之前，让我们...
led_run.rar_led Verilog_run_verilog跑马灯
09-19
标题中的“led_run.rar_led Verilog_run_verilog跑马灯”表明这是一个关于使用Verilog语言实现LED跑马灯效果的项目。跑马灯通常是指LED灯按照特定顺序依次亮起或熄灭，形成类似马跑过的效果，常用于硬件电路的示例...
HuaWei-FPGA.rar_fpga 设计方案_site:www.pudn.com_华为fpga
09-24
2. **设计流程**：从需求分析到逻辑设计、硬件描述语言（如VHDL或Verilog）编程、逻辑综合、布局布线、时序分析和优化，直到最终的配置和验证。 3. **华为专用IP核**：华为可能使用了一些专有的IP核，这些核可能...
Error in macro ./uart_scope_run_msim_rtl
nx505j的博客
04-09 776
今天修改小梅哥的例程时候，程序可以正常编译没有问题，但是在仿真时候就是不通过，仿真代码没有问题，提示了以下的问题，百思不得其解，百度了也没有得到解决的方法。 经过排查后，最后发现是文件名出现了问题，文件名中有空格，导致文件无法打开 # ** Error: Cannot open macro file: F:/AFPGA/FPGA/Design # Error in macro ./uart_scope_run_msim_rtl_verilog.do line 30 # Cannot open mac
quartus与modelsim联合仿真时出现错误# Error: Error loading design #Pausing macro execution，且无波形，如何解决
weixin_42279450的博客
12-23 1万+
quartus与modelsim联合仿真时出现错误# Error: Error loading design #Pausing macro execution，且无波形，如何解决
vivado联合modelsim报错：vsim-19 Failed to access library ‘unisims_ver‘ at ‘unisims_ver‘
我要变强Wow
01-31 9430
又遇到新的联合仿真报错啦！
Modelsim仿真问题归纳
miffywm的博客
07-08 1993
1 命令行窗口打印Waiting for lock 问题： 使用modelsim时，命令行窗口打印如下，导致仿真无法进行下午： 原因： 猜测可能是破解的问题，具体原因不确定 解决方法： 删除work目录下的_lock文件，可以删除整个work目录重新执行仿真脚本即可 ...
Quartus 与modelsim se联合仿真
weixin_43909615的博客
07-09 3340
** 1.首先下载并安装两个软件 ** modelsim se是从下面网址下载并破解的（未使用altera-modelsim，这两个是不一样的） http://www.xue51.com/ 至于quartus忘记从哪里下的了 2.下载好需要进行设置 设置顺序为：Tools–>options出现下图窗口 设置好路径就可以了：modelsim安装目录下的win64文件夹，一定要注意是设置Modelsim那一栏，而不是Modelsim-altera那一栏（这个对应安装Modelsim-altera） 设置
如何使用ModelSim作前仿真與後仿真? (SOC) (Quartus II) (ModelSim)
HIFU专栏
12-18 2264
Abstract本文介紹使用ModelSim做前仿真，並搭配Quartus II與ModelSim作後仿真。Introduction使用環境：Quartus II 8.1 + ModelSim-Altera 6.3g由於FPGA可重複編程，所以不少開發人員就不寫testbench，直接使用Quartus II的programmer燒進開發板看結果，或者使用Quartus II自帶的Wave
MACRO ./pwm_run_msim_rtl_verilog.do PAUSED at line 13
最新发布
05-24
这个错误信息是在使用 ModelSim 运行 Verilog 仿真时出现的。它表示在第13行有一些问题导致仿真暂停了。你需要打开 `pwm_run_msim_rtl_verilog.do` 文件，查看第13行的代码并进行调试，找出问题所在并修复它。常见的问题可能包括语法错误、文件路径错误、模块实例化错误等等。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 5
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值