FPGA 中基于RAM的移位寄存器的IP核的配置及调用

FPGA 中基于RAM的移位寄存器的IP核的配置及调用

在进行FPGA开发时，经常需要借助移位寄存器来实现一定的程序功能。但如果需要构建的移位寄存器数据位宽较大，移位位数较大时，利用传统方法实现的移位寄存器将使用大量的逻辑资源。Alrea提供的IP核Shift register（RAM-based）可以方便的实现基于RAM的移位寄存器。此外该IP核实现的移位寄存器，具有参数化的抽头，抽头可以在寄存器链的特定节点将数据输出。
该IP核配置界面如下：

接口信号说明：shiftin:移位寄存器数据输入
shiftout：移位寄存器末端的输出
clock：工作时钟
taps：移位寄存器中间固定间隔抽头的输出，其数据位宽为：数据位宽*抽头数，即该端口是每个抽头输出的组合

配置说明：（1）taps是可以设置的在指定位置输出的抽头，**如上图 将抽头数设置为3，将抽头间的距离设置为8，则意味着第一个抽头的输出是在寄存器链的第八位，其输出相当于将输入数据延迟八个时钟周期而后。同理第二个抽头的输出是将输入延迟16个时钟周期。抽头3的输出亦然。**而shiftout是寄存器末尾的输出&#x