//3-8线译码器
module cy4(input[2:0] E,//输入端口声明
input[2:0] A,//输入端口声明
output reg[7:0]Y//输出端口声明
);
always @(A,E)
if(E == 3'b111)
begin
case(A)
3'b000: Y <= 8'b1111_1110;
3'b001: Y <= 8</
3-8线译码器
最新推荐文章于 2023-12-17 21:11:38 发布