在vivado设计时,加入block design 中加入AXI_GPIO IP核后,可实现pl与ps的交互。这也是一种AXI4_Lite接口,ps端读写python代码如下:
from pynq import Overlay
data_test= Overlay("./ready_to_test/data_test.bit")
from pynq.lib import AxiGPIO
a_data_instance = data_test.ip_dict['axi_gpio_0']
a_data = AxiGPIO(a_data_instance).channel1
#读数据
data = a_data.read()
#写数据
a_data.write(6)