Vivado报错：[Opt 31-67] Problem: A LUT6 cell in the design is missing a connection on input pin I5

一、报错原文展示

具体报错内容如下：
[Opt 31-67] Problem: A LUT6 cell in the design is missing a connection on input pin I5, which is used by the LUT equation. This pin has either been left unconnected in the design or the connection was removed due to the trimming of unused logic. The LUT cell name is: design_1_i/pingpang_write_buff_0/inst/FSM_sequential_ram_wr_state[0]_i_2.

二、报错原因分析

问题导致原因：你的某一个模块的一个Input没有上层数据接入
但vivado软件这里有一个比较坑的地方，他没有具体指出哪个变量没有数据接入，但是我们可以根据报错内容查看。软件给出了两个关键内容：
1.design_1_i/pingpang_write_buff_0/inst/FSM_sequential_ram_wr_state[0]_i_2.
2.input pin I5

这两个关键内容中，指出了ram_wr_state这个模块，但本人当时检查了无数一次，这个寄存器的赋值都是完全没有问题的，如果你也一时间找不到这个输入信号，不妨尝试如下步骤。

三、报错位置精准查询位方法

首先点开schematic：

然后根据关键内容1的指引，依次点开design_1_i、pingpang_write_buff_0和inst，点开后本人工程如下：

接下来就是要找到 FSM_sequential_ram_wr_state[0]_i_2，由于模块LUT太多，此处可运用TCL代码查找，再TCL Console中输入代码：

select_objects [get_cells
{design_1_i/pingpang_write_buff_0/inst/FSM_sequential_ram_wr_state[0]_i_2}]

其中**[{ }]**内的内容就是关键部分的内容。输入上述代码后，会在schematic高亮对应的模块，放大查看：

再根据 关键内容2 可知，该LUT6的I5引脚没有连接输入端，再选中I5引脚，顺着引脚的连线就可以找出是哪个input信号没有接入输入信号。

最终小编终于找到是start_write_in变量没有给输入信号，且根源在于前端模块一个变量没有赋值，而不是pingpang_write_buff模块的问题。