zynq设计学习笔记6——自定义含AXI4接口IP核-ps与pl的交互

最新推荐文章于 2025-04-12 19:28:24 发布
最新推荐文章于 2025-04-12 19:28:24 发布
阅读量9k 收藏 139
点赞数 28
分类专栏： FPGA之zynq设计学习笔记 文章标签： fpga 嵌入式
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_42025108/article/details/113134186
版权

在本实验中，我们将采用封装带有AXI4接口的IP的方式，实现PS和PL的数据交换，另外自定义IP核可以定制化系统设计，以达到设计重用的目的，可以很大程度上简化系统设计和缩短产品上市的时间。
本次实验任务：通过自定义一个含有AXI总线的加减法器 IP核，在ps端随机生成数据，传输到pl端，在pl端进行计算后，将结果发送到ps端并通过uart打印出来。同时用pl端控制的LED灯显示此时计算的是加法还是减法。
下面开始实验步骤。

步骤一：打开Vivado后，点击下图位置的Manage IP,并在选项中选择New IP Location。
在这里插入图片描述
然后再设置界面自行选择一个保存IP的地址，其他保持默认即可。点击Finish，完成创建。
在这里插入图片描述
进入设计后在工具栏点击下图位置，
在这里插入图片描述
在创建过程中，参数配置过程如下图所示，其他配置则默认即可
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
上图参数在本实验中可保持默认，但此配置比较重要，则此处做个介绍：
Interface Tpye（接口类型）：共三种接口类型可选，分别是 Lite、 Full 和 Stream。 AXI4-Lite 接口是简化版的 AXI4 接口， 用于较少数据量的存储映射通信； AXI4-Full 接口是高性能存储映射接口，用于较多数据量的存储映射通信； AXI4-Stream 用于高速数据流传输，非存储映射接口。本次实验只需少量数据的通信，因此接口类型选择默认的 Lite 接口。
Interface Mode（接口模式）：接口模式有 Slave（从机）和 Master（主机）两种模式可选， AXI 协议是主机和从机通过“握手”的方式建立连接，这里选择默认的 Slave 接口模式。
Data Width（数据宽度）：数据位宽保持默认，即 32 位位宽。
Memory Size（存储器大小）： 在 AXI4-Lite 接口模式下，该选项不可设置。
Number of Registers（寄存器数量）：用于配置寄存器的数量，这里保持默认。
点击“ Next”按钮。

步骤二：添加完成后，在IP Catalog界面可以看见我们新添加的IP。接下来我们需要对这个IP进行编辑。选中这个IP，右键—Edit in IP Packager。弹出窗口默认点OK即可，此时会新打开一个工程。打开这两个文件的Verilog源代码。
在这里插入图片描述
此处我们需要简单介绍下面这个文件实现AXI4协议下的读写寄存器的功能。如下图所示，下面定义的四个寄存器则为我们前面配置时候设置的四个寄存器，对这四个寄存器的读写即可实现PS与PL端的数据交互，且这四个寄存器均为32位宽。
在这里插入图片描述
在这里插入图片描述
下面我们在工程的Design Sources上右键选择添加文件，并按照下图设置文件名并存放在这个IP工程的hdl相对位置下。
在这里插入图片描述

在这里插入图片描述

在新创建的文件中敲入以下代码：

module calculate(
	input	wire		clk,
	input	wire		rst,
	input	wire[9:0]	add1,			//第一个数
	input	wire[9:0]	add2,			//第二个数
	input	wire		calculate_sign,	//1表示加和,0表示作差

	output	wire		led,			//亮表示此时计算加法,灭表示减法
	output	reg[10:0]	result
	);

assign led = calculate_sign;

always @(posedge clk or negedge rst) begin
	if (!rst) begin
		result <= 0;
	end
	else if (calculate_sign == 1) begin
		result <= add1 + add2;
	end
	else if (calculate_sign == 0) begin
		if(add1 > add2)
			result <= add1 - add2;
		else begin
			result <= add2 - add1;
		end
	end
end

endmodule

由上可知：在该代码中我们与PS交互的数据有10位宽的add1、add2、1位宽的calculate_sign和11位宽的result。接下来我们需要将该模块例化在前面打开的文件中：
1.在Calculate_IP_v1_0_S00_AXI文件中的如下位置，加入如下例化过程：
在这里插入图片描述
在例化时我们需要清楚calculate模块中的引脚分别需要连接到哪里，首先时钟和复位模块可直接与Calculate_IP_v1_0_S00_AXI中的时钟和复位相连；至于需要与PS交互读写的几个变量则可按照自己的习惯按照相同的位宽与四个寄存器合理相连；led灯引脚则需要牵出与PL端的LED灯相连。
2.由于led灯需要与pl端资源相连，因此应该在Calculate_IP_v1_0_S00_AXI模块的如下位置，添加上led灯的输出：
在这里插入图片描述
3.此外还需要在Calculate_IP_v1_0文件中的例化和输出中分别加入led变量：
在这里插入图片描述
在这里插入图片描述
4. 上述例化过程完成了ps端到pl的数据传输，下面介绍pl到ps端数据传输的部分。下列代码是Calculate_IP_v1_0_S00_AXI文件中对四个寄存器进行写操作的代码：

	always @( posedge S_AXI_ACLK )
	begin
	  if ( S_AXI_ARESETN == 1'b0 )
	    begin
	      slv_reg0 <= 0;
	      slv_reg1 <= 0;
//	      slv_reg2 <= 0;
	      slv_reg3 <= 0;
	    end 
	  else begin
	    if (slv_reg_wren)
	      begin
	        case ( axi_awaddr[ADDR_LSB+OPT_MEM_ADDR_BITS:ADDR_LSB] )  //[3:2]
	          2'h0:
	            for ( byte_index = 0; byte_index <= (C_S_AXI_DATA_WIDTH/8)-1; byte_index = byte_index+1 )
	              if ( S_AXI_WSTRB[byte_index] == 1 ) begin
	                // Respective byte enables are asserted as per write strobes 
	                // Slave register 0
	                slv_reg0[(byte_index*8) +: 8] <= S_AXI_WDATA[(byte_index*8) +: 8];
	              end  
	          2'h1:
	            for ( byte_index = 0; byte_index <= (C_S_AXI_DATA_WIDTH/8)-1; byte_index = byte_index+1 )
	              if ( S_AXI_WSTRB[byte_index] == 1 ) begin
	                // Respective byte enables are asserted as per write strobes 
	                // Slave register 1
	                slv_reg1[(byte_index*8) +: 8] <= S_AXI_WDATA[(byte_index*8) +: 8];
	              end  
	          // 2'h2:
	          //   for ( byte_index = 0; byte_index <= (C_S_AXI_DATA_WIDTH/8)-1; byte_index = byte_index+1 )
	          //     if ( S_AXI_WSTRB[byte_index] == 1 ) begin
	          //       // Respective byte enables are asserted as per write strobes 
	          //       // Slave register 2
	          //       slv_reg2[(byte_index*8) +: 8] <= S_AXI_WDATA[(byte_index*8) +: 8];
	          //     end  
	          2'h3:
	            for ( byte_index = 0; byte_index <= (C_S_AXI_DATA_WIDTH/8)-1; byte_index = byte_index+1 )
	              if ( S_AXI_WSTRB[byte_index] == 1 ) begin
	                // Respective byte enables are asserted as per write strobes 
	                // Slave register 3
	                slv_reg3[(byte_index*8) +: 8] <= S_AXI_WDATA[(byte_index*8) +: 8];
	              end  
	          default : begin
	                      slv_reg0 <= slv_reg0;
	                      slv_reg1 <= slv_reg1;
	                      // slv_reg2 <= slv_reg2;
	                      slv_reg3 <= slv_reg3;
	                    end
	        endcase
	    end
	  end
	end

我们需要在这里把slv_reg2作为pl到ps传输时的中转寄存器，因此需要将它的赋值屏蔽掉，即直接注释掉即可。并在该文件中加入下列代码（下列例化过程与前面介绍的略有不同，最终版本如下）

	// Add user logic here
	//屏蔽掉前面所有对slv_reg2的赋值
	always @( posedge S_AXI_ACLK )begin
		slv_reg2[10:0] <= result;   
	end

	wire[10:0]	result;

	calculate u_calculate(
	.clk 					(S_AXI_ACLK),
	.rst 					(S_AXI_ARESETN),
	.add1 					(slv_reg0[9:0]),			
	.add2 					(slv_reg1[9:0]),			
	.calculate_sign 		(slv_reg0[31]),	

	.led 					(led),					
	.result 				(result)	//slv_reg2[10:0]
	);

完成上述步骤后即可，点击Run Synthesis进行编译。

步骤三：编译完成后，可通过IP-XACT 界面下的 component.xml 打开Package IP界面，开始设置IP的封装。依次按照下图步骤进行操作：
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
到此位置，自定义IP就配置完成了，该IP工程可以直接关掉，下面按照以往的步骤新建工程。

步骤四：在新建的工程中，先将刚才建立的IP的地址导入到该工程的IP目录下，操作如下：
在这里插入图片描述
再Create Block Design，先添加zynq，并对其进行设置：（1）添加UART。（2）根据各自开发板更改Clock Congfiguration中Basic Clocking的输入频率。（3）根据各自开发板对DDR进行配置。
。再搜索添加我们刚才建立的IP：Calculate_IP,然后直接点击Run Block Automation和Run Connection Automation，然后在LED灯引脚上Make External：
在这里插入图片描述
然后添加引脚约束文件，代码如下：

set_property IOSTANDARD LVCMOS33 [get_ports {led_0}]
set_property PACKAGE_PIN R14 [get_ports led_0]

对该Block Design 依次Generate Output Products,Create HDL Wrapper，点击保存，再Generate Bitstream，在耐心等待之后再Export Hardware，记住选择Include bitstream。再launch SDK。

第五步：SDK中新建Empty Application。在src文件夹下添加新source file。并输入如下代码（下列代码中，最可能需要更改的就是#define宏定义的那几个变量，其中XPAR_CALCULATE_IP_0_S00_AXI_BASEADDR在xparameters.h文件的38行附近可以找到；CALCULATE_IP_S00_AXI_SLV_REG0_OFFSET的这三个变量可以在Calculate_IP.h文件的10行附近可以找到；IP核名称不同，这些变量的名称是一定不同的，需要按照上述方法寻找）

#include "stdio.h"
#include "xparameters.h"
#include "Calculate_IP.h"
#include "xil_io.h"
#include "sleep.h"
#include "stdlib.h"


#define CALCULATE_IP_BASEADDR		XPAR_CALCULATE_IP_0_S00_AXI_BASEADDR  //IP的基地址
#define CALCULATE_IP_REG0			CALCULATE_IP_S00_AXI_SLV_REG0_OFFSET //REG0地址
#define CALCULATE_IP_REG1			CALCULATE_IP_S00_AXI_SLV_REG1_OFFSET //REG1地址
#define CALCULATE_IP_REG2			CALCULATE_IP_S00_AXI_SLV_REG2_OFFSET //REG2地址


int main(){
	int result=0,add1=1,add2=2,calculate_sign=0;

	printf("test\n");
	while(1){
			//生成0-999的随机数
			add1 = rand()%1000;
			add2 = rand()%1000;
			calculate_sign = rand()%2;

			if(calculate_sign == 1){
				CALCULATE_IP_mWriteReg(CALCULATE_IP_BASEADDR,CALCULATE_IP_REG0, 0x80000000+add1);
				printf("%d + %d = ", add1, add2);
			}
			else{
				CALCULATE_IP_mWriteReg(CALCULATE_IP_BASEADDR,CALCULATE_IP_REG0, add1);
				if (add1>add2){
					printf("%d - %d = ", add1, add2);
				}
				else{
					printf("%d - %d = ", add2, add1);
				}
			}
			CALCULATE_IP_mWriteReg(CALCULATE_IP_BASEADDR,CALCULATE_IP_REG1, add2);
//			usleep(3);
			//读取结果
			result = CALCULATE_IP_mReadReg(CALCULATE_IP_BASEADDR,CALCULATE_IP_REG2);
			printf("%d\n",result);
			sleep(1);
	}
	return 0;
}

下载入板载后，实验成功如下：
在这里插入图片描述

听说Zynq-手把手教你自定义ip核并调用
不只会拍照的程序猿
05-21 4002
概述小编最近在研究Zynq，因为对其相对陌生，在探索过程中也遇到了不少坑，这里将如何创建IP核并调用的方法步骤总结记录，以免日后忘记。注意★环境：Vivado2018.2。开发板：digi...
笔记连载 | Day4 Xilinx ZYNQ7000系列 PS、PL、AXI 、启动流程基本概念篇
11-26 504
​听说99%的同学都来这里充电吖 本系列为线下学员学习笔记整理分享，如有想要报名参加线下培训，可以点击以下超链接文章了解，购买开发板可以到叁芯智能科技企业淘宝店下单。 各类研修班 | FPGA就业研修班，短期班…… 叁芯智能FPGA开发板，初学小白必备！ 连载《叁芯智能fpga设计与研发就业班-第4天》 【xilinx ZYNQ7000系列 PS、PL、PS-PL 、AXI 、启动流程 基本概念】 作者：紫枫术河 这篇文章记录《xilinx ZYNQ...
ZYNQ进阶之路6--自定义AXI4 IP打包（PWM）
WP_FD的博客
03-04 5007
在之前的章节中我们讲有PL的一些单独教程，但后面我们会涉及到PS和PL协同工作的教程，这必然涉及到PS与PL的通讯，在ZYNQ中PS和PL的通讯大多是通过AXI-4总线实现的，AXI总线是ARM 1996年提出的微控制器总线家族AMBA中的一部分，其中AXI4主要面对高性能的地址映射通讯需求，AXI4-Lite是一个轻量级的，适用于吞吐量较小的地址映射通信总线，而AXI4-Stream主要面向高速...
ZYNQ笔记（六）：自定义IP核-LED呼吸灯
最新发布
2303_76814451的博客
04-12 1371
ZYNQ学习笔记
Vivado 自定义AXI IP核
weixin_63989952的博客
01-26 1963
此处的例化作用是将led开关和闪烁频率存入寄存器中，本ip核共定义了4个寄存器，相当于AXI的4条数据线。右键直接选择“Edit in IP Packager”编辑IP核，路径自行选择，默认就是本工程的路径。Sources中顶层模块用户可以添加输入输出和参数，子模块可以添加用户的逻辑代码。该管脚为输出信号是PL端的，后文的slv_reg中的是才是受PS端控制的。此处可以添加逻辑代码的例化，后文会再单独创建一个子模块专门用来写逻辑代码。这里可以添加用户逻辑代码，也可以在子模块中添加，自行选择。
【【萌新的SOC学习之自定义IP核 AXI4接口】】
weixin_50965981的博客
10-13 548
萌新的SOC学习之自定义IP核 AXI4接口
ZYNQ之路--制作AXI4 接口IP的思路
weixin_54358182的博客
09-30 3423
AXI的全称叫做即高级可扩展接口，该协议是ARM公司提出的AMBA（Advanced Microcontroller Bus Architecture）3.0协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。很容易理解这个总线的重要作用：Soc上各个子模块之间要进行通信，既然是通信那么总得有一个规范和标准，AMBA就是为了这样一个目的而提出的（不要问为啥是由ARM公司提出的，问就是因为ZYNQ使用的是ARM的内核）
【ZYNQ】自定义IP核的封装
阿妹有点甜的博客
09-20 3884
将当前工程打包封装成自定义IP核
FPGA系统性学习笔记连载_Day4 Xilinx ZYNQ7000系列 PS、PL、AXI 、启动流程基本概念篇
ONEFPGA的博客
06-29 2782
Zynq 就是两大功能块，PS 部分和 PL 部分， 说白了，就是 ARM 的 SOC 部分，和 FPGA部分。其中，PS 集成了两个 ARM Cortex™-A9 处理器，AMBA®互连，内部存储器，外部储器接口和外设。这些外设主要包括 USB 总线接口，以太网接口，SD/SDIO 接口，I2C 总线接口，CAN 总线接口，UART 接口，GPIO 等。 三、PS 和 PL 互联技术 3.1、ZYNQ 作为首款将高性能 ARM Cortex-A9 系列处理器与高性能 FPGA 在单芯片内紧密结合的产品，
ZYNQ学习笔记——SDK系列DMA接口设计
programmer_guan的博客
05-28 1536
标题
初识ZYNQ——FPGA学习笔记15
m0_69082048的博客
09-18 1786
与板上系统相比，SoC的解决方案成本更低，能在不同的系统单元之间实现更快更安全的数据传输，具有更高的整体系统速度、更低的功耗、更小的物理尺寸和更高的可靠性。ZYNQ的本质特征，是它组合了一个双核处理器和一个传统的现场可编程门阵列 （FPGA）逻辑部件。FPGA：（，现场可编程门阵列）， 一种可以通过编程来修改其逻辑功能的数字集成电路（芯片）FPGA架构AMBA（高级可扩展总线）
基于zynq芯片的 pwm ip核开发
08-18
基于zynq的pwm 自定义ip核设计，接口是基于axi总线通信协议
ZYNQ多路AXI_DMA数据传输
zyf1155267的博客
05-21 4081
查看了这部分代码的实际意义后发现这部分的代码实际就是用来查看DMA状态的（通过读取DMA的状态寄存器），如果DMA在搬运，那么就会一直卡在这个循环里面不出来，也就不会进入到其他代码（比如配置DMA2）导致其他DMA无法启动配置。这是我们写的一个DMA传输函数，实际上很简单所用到的就仅仅是XAxiDma_SimpleTransfer这一函数，仅需要配置DMA设备号，传输目的地址，数据长度以及传输方向就够了。结合之前出现的多线程有时部分线程进不去的问题，怀疑是DMA配置的线程部分没进去。
ZYNQ之嵌入式开发04——自定义IP核实现呼吸灯、固化程序
西岸贤
04-23 2421
本文介绍自定义IP核实现呼吸灯实验，文中给出了具体的创建过程，还给出了固化程序的两种方式。
用户自定义IP核——ZYNQ学习笔记6
m0_69082048的博客
11-16 568
通过自定义一个 LED IP 核，通过 PS 端的程序来控制底板上 PL 端 LED1 呈现呼吸灯的效果，并且 PS 可以通过 AXI 接口来控制呼吸灯的开关和呼吸的频率。
Zynq自定义IP
sinat_25428663的博客
08-02 1567
最简单的自定义IP封装 1.1实验任务 将PL端控制LED灯每隔1s进行闪烁的IP核进行简单的封装，然后与ARM A9处理器连接，A9处理器给该LED IP核提供clk和rst_n信号 1.2实验过程 首先将Zynq_Uart工程另存为，在此工程上修改，避免重复性工作。首先需要显示FCLK，并将频率设置为100MHz，双击Zynq模块 显示clk_rst_n信号 显示之后的效果如下 下面编写驱动PL端LED灯的代码，如下 `timescale1ns/1ps mod...
Zynq学习笔记--Vivado中自定义IP核
hi94的博客
04-13 2970
AXI4总线的内部执行逻辑。写入和读取请求，逻辑上包括数据请求发起、响应握手、地址和数据处理等步骤。
ZYNQ学习之路3. 定制AXI IP核
热门推荐
亦梦云烟的博客
05-25 1万+
想要发挥ZYNQ芯片的特长，让整个系统协同工作起来，就需要将PS与PL两部分结合在一起，在Cortex-A9核和FPGA逻辑资源之间建立通信的通道，这条通道就是AXI总线。ZedBoard推出的官方例子中已经介绍了如何将Xilinx做好的AXI总线IP（如AXI_Timer、AXI_GPIO等）添加到工程中，而下面就让我们一起来自己编写一个简单的AXI总线设备——读取板上的4个Sw...
Task Decomposition和Self-Reflection在AIAgent中如何协同工作以提高任务执行效率？
11-07
在智能体（AIAgent）的研究领域，Task Decomposition（任务分解）和Self-Reflection（自我反思）是两种关键的技术，它们共同作用于提升智能体处理复杂任务的能力。Task Decomposition涉及将复杂任务分解成更小、更易于管理的子任务，这有助于智能体更有效地进行规划和执行。Self-Reflection则是智能体在执行任务过程中对其行为进行监控和评估的能力，它允许智能体根据执行结果调整后续的行动计划。 参考资源链接：[智能体全景：从LLM到AGI的探索与挑战](https://wenku.csdn.net/doc/2n3106nqp4?spm=1055.2569.3001.10343) 要理解这两种技术如何协同工作，我们首先需要了解它们各自的作用。任务分解技术使智能体能够识别复杂任务中的关键元素和次级目标，从而简化问题解决过程。例如，在一个大型项目管理中，任务分解可以帮助智能体将项目划分为一系列小任务，每个任务都有明确的输入、输出和完成标准。然后，智能体可以对这些子任务进行优先级排序，分配资源，并监控每个子任务的完成情况。 另一方面，自我反思使智能体能够从执行过程中学习。智能体通过分析每个子任务的执行结果，识别哪些方法有效、哪些需要改进。例如，如果一个子任务的执行结果与预期不符，智能体可以通过自我反思来调整其策略或尝试新的解决方案。 这两种技术的协同工作使得智能体能够灵活应对任务中的各种挑战。智能体在进行任务分解时，可以利用自我反思来优化分解过程，确保分解出的子任务是实际可行的。同时，智能体在执行过程中持续进行自我反思，及时调整子任务的执行策略，以确保整个任务能够顺利进行。 此外，自我反思还可以帮助智能体在执行后评估整个任务的效率和效果，为未来处理类似任务提供经验教训。这种能力对于智能体来说至关重要，因为它可以持续改进其性能，提高解决问题的效率和质量。 要深入了解Task Decomposition和Self-Reflection技术，以及它们在AIAgent中的应用和实践，推荐参阅《智能体全景：从LLM到AGI的探索与挑战》。这份资料不仅详细介绍了智能体的构成和原理，还结合了最新的AI Agent项目，如Camel和AutoGPT等，展示了这些技术在实际应用中的效果和潜力。通过学习这些内容，你将能够全面掌握智能体在复杂任务执行中的先进技术和方法论。 参考资源链接：[智能体全景：从LLM到AGI的探索与挑战](https://wenku.csdn.net/doc/2n3106nqp4?spm=1055.2569.3001.10343)
评论 14
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值