【FPGA】：AXI GPIO IP核

【转载于正点原子AXI GPIO部分】

一、概述

     GPIO IP核为AXI接口提供了一个通用的输入/输出接口。AXI GPIO是一个软核（Soft IP），是由用户通过配置芯片的逻辑资源来实现的一个功能模块。
    AXI GPIO可以配置成单通道或者双通道，每个通道的位宽可以单独设置。另外通过打开或者关闭三态缓冲器，AXI GPIO的端口还可以被动态地配置成输入或者输出接口。其顶层模块的框图如下所示：

    模块的左侧实现了一个32位的AXI4-Lite从接口，用于主机访问AXI GPIO内部各通道的寄存器。当右侧接口输入的信号发生变化时，模块还能向主机产生中断信号。不过只有在配置IP核时选择“使能中断”，才会启用模块的中断控制功能

二、ip的生成