OpenSRAM结构

前言

一般做asic芯片要用sram时，都是通过晶圆厂提供的工具产生的，比如台积电，还有ARM的commory complier。但由于贸易战的缘故，这种工具也开始被限制，幸运的是GitHub上分享了一个用python写的commory complier工具，它可以可以根据需求，自动产生Sram的网表、verilog、版图等信息。
OpenRAM开源项目详见GithubOpenRAM

顶层模块

1、存储单元阵列：

• 尽量保持方阵；
• 两边多加了三列：dummy左列、replica列、(方阵)、dummy右列
• 上下多加三行：dummy底行、方阵、replica行，dummy顶行

2、译码阵列：

• 两级译码
• 字线写驱动

3、输入输出port：

• 列选择单元
• 灵敏放大输出
• 写驱动输入

4、控制信号产生器

• 带有反相器链的信号生成

下图是8bit，256个地址的SRAM顶层模块图