【Altium Designer】解决元器件引脚闲置出现波浪线警告

        当原理图编译报错时，只要不是error，其他的都可以忽略（当然前提是你不用AD做仿真），warning都可以不管。warning问题如下：

问题：闲置管脚导致波浪线警告

1. 波浪线：意味DRC出现警告或错误的标识；
2. 芯片器件管脚闲置：芯片的某些管脚没有与之电气连接的电路，大白话就是该管脚什么网络都没接。

确认波浪线警告管脚是闲置管脚之后，我们可以这么做 ：

① 放置“no design ruler check”去除DRC警告

        比如某管脚定义成输入端，而你实际不用，管脚处于悬空状态，工程编译完后就会报错说：管脚没有驱动信号
解决办法：放置一个“忽略ERC检查指示符”（“no design ruler