FOC——17.PCB布局和走线

Cc1924

已于 2022-04-23 10:11:39 修改

阅读量6.7k

点赞数 13

分类专栏：电机笔记文章标签： FOC

于 2021-07-28 20:24:09 首次发布

本文链接：https://blog.csdn.net/qq_42731705/article/details/119189207

版权

电机笔记专栏收录该内容

21 篇文章

订阅专栏

文章目录

1.布局注意事项

在元器件布局的时候，需要按照系统的电源电压来划分，要将高压和低压尽量分开。比如将不同电压的电源在下方一字排开，然后上方进行相关器件的布局。此外要保证电流的环路尽量小，大电流的器件有足够的空间走粗线，高频器件要尽量靠边放置，从而减小对其他器件的干扰。

如下图所示为FOC控制板的布局，比较清晰。

2.走线的注意事项

2.1.逆变桥的大电流回路尽量短（Vbus GND UVW）

因为这个回路电流比较大，高频干扰也比较大，干扰的能量也很大，所以走线越短越好。

如下图所示，这里在MOS管的焊盘上打了很多过孔，然后上下层都进行了铺铜的操作，这样可以起到一定的散热作用。对于过孔来说，一般的取值就是内0.3外0.6，内0.4外0.8，内0.5外1.0这几种，单位是mm。

2.2逆变桥和Vbus地之间的电容尽量靠近MOS管

因为这几个电容是吸收电机的自感电动势能量的，所以要尽量靠近MOS管来放置。

2.3.预驱动芯片的地不能与Vbus的地直接连接

也就是预驱动芯片的地不能与功率地直接连接，因为这里是15V的电源，如果和功率地直接相连，很容易把这里的15V的地弄脏。因此这里的地需要回到大的电解电容的地，与Vbus的地进行单点连接。因为在大电解电容的地方电荷比较稳定，也就是这个地方是等电位的。

2.4.采样电阻的信号必须从焊盘上引出线

如下图所示，由于使用的采样电阻阻值很小，铜箔和走线会引起的误差都会被放大，也就是说走线电阻产生的压降会被运放放大而产生很大的误差，所以说这里进行让两条线走差分（实际上不是差分，差分还是比较难走的），也就是尽量让两条线靠近且等长，从而降低差分干扰。

2.5.自举电容需要连接到上MOS管的S端

即走线的时候，如下图所示，接到上MOS管的S端，而不是接到下MOS管的D端。

这是因为在上MOS管的S端到下MOS管的D端之间有一段导线，需要过大电流和高频信号，如下图所示的绿色部分。这样就会导致左边和右边的黄色圈部分不等电位，对应原理图上就是上MOS管的S端和下MOS管的D端不等电位。由于上MOS管的驱动信号电平是相对于上MOS管的S极的，所以最好将自举电容的参考点也接到上MOS管的S端。如果不这样做的话，在电机的运行电流比较大的时候，会产生很大的Ldi/dt，这样可能会导致上MOS管的驱动产生异常。