Xilinx-Spartan6-学习笔记（24）：通过SPI总线读写FLASH

最新推荐文章于 2024-04-18 14:16:41 发布
最新推荐文章于 2024-04-18 14:16:41 发布
阅读量3k 收藏 23
点赞数 4
分类专栏： Xilinx-FPGA 文章标签： fpga 嵌入式 spi flash
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_42826337/article/details/113760364
版权

Xilinx-Spartan6-学习笔记（24）：通过SPI总线读写FLASH

利用SPI总线实现对FLASH进行读写，写入255个数据再读出255个数据。（这里为了模拟SDO信号，随机生成了0~1信号方便观察）

一、SPI总线时序介绍

1、什么是SCPI总线

SPI是串行外设接口（Serial Peripheral Interface）的缩写，是一种同步串行接口技术，是一种高速的、全双工、同步的通信总线。

SPI的通信模式通常有一个主设备和一个或多个从设备，需要4根线，也可以是3根线（单向传输时）。
SCLK：时钟信号，由主设备产生。
CS：从设备使能信号，由主设备控制。
SDI/MOSI：主设备数据输出，从设备数据输入。
SDO/MISO：主设备数据输入，从设备数据输出。

2、SPI通信模式分析

共有四种模式：
Mode0：CPOL=0，CPHA=0
Mode1：CPOL=0，CPHA=1
Mode2：CPOL=1，CPHA=0
Mode3：CPOL=1，CPHA=1

  • CPOL=0，CPHA=0：此时空闲态时，SCLK处于低电平，数据采样是在第1个边沿，也就是 SCLK由低电平到高电平的跳变，所以数据采样是在上升沿，数据发送是在下降沿。

  • CPOL=0，CPHA=1：此时空闲态时，SCLK处于低电平，数据发送是在第1个边沿，也就是 SCLK由低电平到高电平的跳变，所以数据采样是在下降沿，数据发送是在上升沿。

  • CPOL=1，CPHA=0：此时空闲态时，SCLK处于高电平，数据采集是在第1个边沿，也就是 SCLK由高电平到低电平的跳变，所以数据采集是在下降沿，数据发送是在上升沿。

  • CPOL=1，CPHA=1：此时空闲态时，SCLK处于高电平，数据发送是在第1个边沿，也就是 SCLK由高电平到低电平的跳变，所以数据采集是在上升沿，数据发送是在下降沿。

当在模式0的时序下时，为：
在这里插入图片描述

二、利用SPI总线读写FLASH

1、FLASH操作状态机

（1）对FLASH的读写操作主要包括以下15个阶段，通过执行完一个阶段跳转到下一个阶段即可实现对FLASH的读写。

S0: flash_cmd=90,cmd_type=1000 (读DEVICE ID)
S1: flash_cmd=06,cmd_type=1001 (写使能instruction)
S2: flash_cmd=20,cmd_type=1010 (块擦除)
S3: flash_cmd=00,cmd_type=0000 (延时100时钟周期)
S4: flash_cmd=05,cmd_type=1011 (读状态寄存器)
S5: flash_cmd=04,cmd_type=1100 (写不使能instruction)
S6: flash_cmd=05,cmd_type=1011 (读状态寄存器)
S7: flash_cmd=06,cmd_type=1001 (写使能instruction)
S8: flash_cmd=00,cmd_type=0000 (延时100时钟周期)
S9: flash_cmd=02,cmd_type=1101 (写255个数据到flash)
S10: flash_cmd=00,cmd_type=0000 (延时100时钟周期)
S11: flash_cmd=05,cmd_type=1011 (读状态寄存器)
S12: flash_cmd=04,cmd_type=1100 (写不使能instruction)
S13: flash_cmd=05,cmd_type=1011 (读状态寄存器)
S14:flash_cmd=03,cmd_type=1110 (读flash中的256个数据)

其中：flash_cmd为操作FLASH的命令，cmd_type为对SPI总线状态机的控制方式。

（2）SPI总线读写的状态迁移图如下：
在这里插入图片描述

2、读写操作仿真解析

（1）读DEVICE ID：

这一步骤开始时，flash_cmd=90,cmd_type=1000。首先通过SDI/D线发送flash命令（以时钟上升沿采样）,然后发送flash地址，然后读取数据，仍然按照上升沿采样（其实就是时钟后沿输出）。
在这里插入图片描述
在编写代码的时候，通过cnta来进行计数，记8个数，将cmd_reg中的数一位一位发送到总线上，然后以时钟的下降沿将数据写入，这样上升沿采样的时候正好采到数据的中心位置。
在这里插入图片描述
（2）写使能instruction

这一步骤开始时，flash_cmd=06,cmd_type=1001。首先通过SDI/D线发送flash命令（以时钟上升沿采样），如下图时序所示。
在这里插入图片描述
在写使能状态下，SPI总线状态机变化为IDLE到CMD_SEND到FINISH_DONE，最终回到IDLE状态，从图中spi_reg即可看出。
在这里插入图片描述
（3）数据读

发送指令flash_cmd=03, cmd_type=1001。首先通过SDI/D线发送flash命令（以时钟上升沿采样），然后发送24位地址，最后接收数据，接收数据在时钟的上升沿进行采样。
在这里插入图片描述
仍然采用在时钟下降沿时将数据写入到datain总线上，然后这样能实现在时钟上升沿时采样，下图为将flash命令03写入，告诉flash要开始读数据了。
在这里插入图片描述
紧接着将24位的地址0x000001写入到数据线上，仍然在时钟上升沿写入。
在这里插入图片描述
按照时钟上升沿，读取dataout上的数据，并将数据一位一位地移入mydata寄存器中，读取完8位数据后，将最终结果锁存到my_data_o中。
在这里插入图片描述

小琛在路上
关注
  • 4
    点赞
  • 踩
  • 23
    收藏
    觉得还不错? 一键收藏
  • 5
    评论
专栏目录
Xilinx平台远程更新中FPGA读写Flash设计的讨论
qq_43416206的博客
08-05 241
而write_cfgmem生成的bin文件，默认情况下认为Flash接口格式为SMAPX8（可以参考同时生成的.prm文件），所以生成的bin文件g.bin做了相关处理（一般是位序和大小端的转换）。至于MCS文件，由于是文本格式，所以直接读取文件的数据是无法直接写入Flash的，需要进行一定程度的转换。默认情况下，生成的bit文件original.bit是原始文件，伴随生成的bin文件original.bin是直接转为bin文件，不包含针对Flash的配置。直接写入Flash的数据，对应的是bin文件。
verilog altera或者Xilinx 基于fpga四线spi flash读写设计
xwEhSuo的博客
01-18 498
通过对 Verilog 语言的应用，我们可以描述 FPGA 设计中的功能模块，同时利用 Quartus Prime 或 Vivado 工具，可以完成综合、布局和编程等一系列重要步骤。最终，我们可以成功地设计出基于 FPGA 的四线 SPI Flash 读写模块，并在实际应用中实现数据的可靠读写操作。Altera 的 Quartus Prime 和 Xilinx 的 Vivado 是两个主要的 FPGA 开发和编程工具，可以帮助工程师在 FPGA 设计过程中完成综合、布局和编程等一系列重要步骤。
ISE 13 　Spartan 6 FPGA 　配置 SPI Flash 芯片
LIFENG_WIND的专栏
07-22 7490
开发板http://www.digilentinc.com/Products/Detail.cfm?NavPath=2,400,836&Prod=ATLYS 16Mbyte x4 SPI Flash for configuration & data storage  打开 iMP
Xilinx ZYNQ 7000学习笔记三(qspi flash读写操作)
u011116085的博客
10-26 6946
ZYNQ 7000系列flash控制器读写
FPGA四线SPI Flash读写设计:基于Verilog Altera或Xilinx平台
最新发布
ZukxqAPBY的博客
04-18 362
通过对 Verilog 语言的应用，我们可以描述 FPGA 设计中的功能模块，同时利用 Quartus Prime 或 Vivado 工具，可以完成综合、布局和编程等一系列重要步骤。最终，我们可以成功地设计出基于 FPGA 的四线 SPI Flash 读写模块，并在实际应用中实现数据的可靠读写操作。Altera 的 Quartus Prime 和 Xilinx 的 Vivado 是两个主要的 FPGA 开发和编程工具，可以帮助工程师在 FPGA 设计过程中完成综合、布局和编程等一系列重要步骤。
TL437xF-EVM开发板硬件说明书
fdffvggg的博客
07-31 289
前 言 TL437xF-EVM是一款广州创龙基于TI AM437x ARM Cortex-A9 + Xilinx Spartan-6 FPGA设计的开发板，底板采用沉金无铅工艺的4层板设计，尺寸为240mm*130mm，它为用户提供了SOM-TL437xF核心板的测试平台，用于快速评估SOM-TL437xF核心板的整体性能。核心板在内部通过GPMC、I2C通信接口将ARM与FPGA结合在一起...
Xilinx-Verilog-学习笔记（16）：SPI总线
qq_42826337的博客
11-05 2779
Xilinx-Verilog-学习笔记（16）：SPI总线 一、SPI总线 SDI是主机（FPGA一般做主机）向从机发送数据的线，SDO为从机向主机发送的数据的线。一般SDI发送的是一些控制指令，SDO发送的是一些反馈信息。 CS为片选信号，选择信号是否有效。 SPI总线有三线和四线型，三线型为SDIO，是一种双向的。 ...
XILINX FPGA SPARTAN6 SPI flash读写测试 VERILOG逻辑例程源码 ISE14.7工程文件
07-14
XILINX FPGA SPARTAN6 SPI flash读写测试 VERILOG逻辑例程源码 ISE14.7工程文件 module flash_spi( output flash_clk, output reg flash_cs, output reg flash_datain, input flash_dataout, ...
Xilinx的Spartan-6系列配置、概览、电源等资料合集
04-25
Xilinx的Spartan-6系列概览、配置、电源设计等资料合集，包括： Spartan-6 Family Overview Spartan-6 FPGA Configuration Spartan-6 FPGA Block RAM Resources Spartan-6 FPGA Configurable Logic Block Spartan-6 ...
xilinx spartan-6
08-08
**Xilinx Spartan-6 FPGA 实验详解** Xilinx Spartan-6系列是Xilinx公司推出的一款高性能、低成本的现场可编程门阵列（FPGA），广泛应用于各种数字逻辑设计和嵌入式系统中。该系列FPGA以其丰富的逻辑资源、高效的...
matlab有些代码不运行-SRC_VHDL:XILINX-Spartan6-采样率转换器
05-23
XILINX-Spartan 6-采样率转换器 一些代码被注释了...大多数不是...如果您不理解它，那么后果自负。 我正在积极进行设置，所以不要期望太高 / rtl-包含所有可合成的代码/ rtl / rom-两个系数文件：一个用于SRC，一个...
Xilinx FPGA SPI FLASH 加载流程
08-24
详细记录了基于ISE14.7进行SPI Flash MCS文件格式转化和加载SPI Flash的全过程。
自已写的FPGA使用SPI模式读写FLASH
10-10
自已写的FPGA使用SPI模式读写FLASH ，Flash型号W25Q128BV。
基于Xilinx-Spartan6 FPGA的MultiBoot设计的实现.pdf
07-13
基于Xilinx-Spartan6 FPGA的MultiBoot设计的实现.pdf
最好的用xilinx ise给 fpga flash烧写的教程
m0_46387290的博客
02-27 4462
这个博客写的很用心： https://www.cnblogs.com/liujinggang/p/9818217.html 特此收藏。
xilinx 配置flash中 使用用户段数据设置笔记
huamingshen
12-11 2126
因为项目需要，需要在配置的flash芯片中，放入自己需要的数据，这个时候需要使用STARTUPE2原语。 对于此原语，具体参考UG470。 另外参考 https://forums.xilinx.com/t5/Other-FPGA-Architecture/STARTUPE2-use-case-examples/td-p/770767 以及 https://blog.csdn.net/ji...
STM32 SPI读写FLASH
乱学一气
09-09 3616
SPI协议   Serial Peripheral Interface，串行外围设备接口。SPI 是串行同步全双工通信协议。一般用于控制器和控制器之间的数据传输。 物理层   每个从机都有四条线和主机相连，不同从机的 MISO MOSI SCK 连接的是主机统一个端口，SS 线，连接不同端口 SS ：（Slave Select）从机选择。当主机想和某个从机通讯时，就把从机的 SS 条线的电平拉低。 SCK ：（Serial Clock）时钟信号线。由主机产生，f103的SPI挂载在不同的总线上，最大频
FPGA 外置Flash的读写，用户数据存储
热门推荐
qsj_csdn的博客
03-29 1万+
FPGA 外置Flash的读写，用户数据存储前言一，该功能验证平台及参考文章1，Xilinx xc7k325tffg676-22，vivado 2017.43，验证的flash芯片：MT25QL2563，参考文章：MT25QL256_datasheet二、实现的功能1，read Device ID2，设置4-byte模式5，flash的数据读写三，部分代码总结 前言 大多数FPGA内部不具有掉电存储程序的功能，所以都是外置flash存储器来存储程序，上电后加载flash中的程序到FPGA中，在运行。外置f
修改kernel的spi驱动，cmd+addr+data时序连续以支持spiFlash的mtd设备
07-17 272
修改Linux系统kernel代码的spi驱动，以支持spiflash的mtd设备。
Spartan-6 FPGA Power Management User Guide.pdf
11-24
Spartan-6 FPGA Power Management User Guide (UG394 v1.0, May 18, 2010) 是Xilinx公司针对其Spartan-6系列FPGA提供的用户手册，该指南旨在帮助设计者优化他们的硬件设备在功耗管理方面的性能。这份文档的主要焦点...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 5
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值