自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(10)
  • 收藏
  • 关注

原创 Verilog 并行数据流转换为一种特殊串行数据流模块的设计

模块M0`timescale 1ns/100ps`define clk_cyc 50module sigdata(rst,data,sclk,ack);input ack;output rst;output [3:0] data;output sclk;reg rst;reg sclk;reg [3:0] data;initialbegin rst <= 1;...

2020-05-28 20:30:57 1185

原创 时序路径的分析方法

对时序路径的建立时间(setup time)和保持时间(hold)进行分析是静态时序分析的两个主要工作。建立时间分析:保持时间分析:

2020-05-19 11:06:34 681

原创 基本时序模型简介

快速时序模型:接口逻辑模型抽取时序模型Stamp模型Synopsys工艺库模型

2020-05-14 12:43:42 1083

原创 时序弧timing arc

时序弧:静态时序分析是基于timing arc数据的时序分析。时序弧是用来描述两个节点延时信息的数据,时序弧的信息分为连线延时和单元延时。连线延时是单元输出端口和删除网络负载之间的延时信息;单元延时是单元输入端口到输出端口的延时信息。因此一条完整路径的时序信息计算由连线延时和单元延时组成。单元延时的时序弧分为基本时序弧和约束时序弧。基本时序弧包括组合时序弧、边沿时序弧、复位清零时序弧、三态使能时序弧等。约束时序弧包括建立时序弧、保持时序弧、 恢复时序弧、移除时序弧和脉冲时序弧/组合时序

2020-05-14 12:10:38 3334 1

原创 时钟特性

时钟的时序特性主要分为:时钟周期(clock period)、始终占空比(clock duty cycle)、时钟转换时间(clock transition time)、时钟延迟(clock latency)、时钟偏斜(clock skew)、时钟抖动(clock jetter)时钟转换时间之前的文章有介绍时钟延迟-时钟信号从时钟源端口到达时序单元时钟输入端口所需的传播时间时钟偏斜:非理想情况下,由于时钟线长度以及时钟树叶节点负载不同等因素,导致时钟信号到达同意时序路径下的相邻两个时序单元的时钟端口.

2020-05-13 22:01:06 4169

原创 时序路径(Timing path)简介

时序路径是指设计中数据信号传播过程中所经过的逻辑路径。每一条时序路径都存在与之对应的一个始发点和一个终止点。时序分析中定义的始发点分为:组合逻辑单元的数据输入端口和时序单元的时钟输入端口。时序分析中定义的终止点分为:组合逻辑单元的数据输出端口和时序单元的数据输入端口。时序路径根据始发点和终止点的不同分为4种类型的时序路径:...

2020-05-13 20:51:13 15032 1

原创 时序单元相关约束

时序单元相关约束信息包括:建立时间、保持时间、恢复时间、移除时间和最小脉冲宽度建立时间:输入信号数据应该在时钟信号有效前到达并保持的最小时间。百分比参数值是可以设置的。**2. 保持时间:**数据信号在时钟沿有效后必须保持的最小时间长度。3.恢复时间 :要求低电平复位信号或者高电平清0信号在时钟有效沿之前保持有效的最小时间长度。**4.移除时间:**要求低电平复位信号或者高电平清0信号在时钟有效沿之后保持有效的最小时间长度。**5.最小脉冲宽度:**最小脉冲宽度是指脉冲波形的开始到结

2020-05-13 20:34:47 268

原创 STA基础知识简介

逻辑门单元逻辑门单元分为组合逻辑门单元和时序逻辑门单元。CMOS工艺下,数字逻辑门单元主要由PMOS和NMOS晶体管组成。时序分析中逻辑门延时和信号线延时这两个参数值组成的阶段延时(stage delay)是时序分析中计算延时的主要组成部分。门单元的时序计算参数组合逻辑门单元的相关的时序参数主要包括信号转换延时(transition delay)和逻辑门延时(logic gate delay)。**信号转换延时:**输入端口或者输出端口由高电平转换成低电平或者由低电平转换成高电平所需要

2020-05-12 17:33:04 2399

原创 静态时序分析简介1

**静态时序分析(static timing analysis,STA)**是电路设计复杂化,电路性能要求提升的产物,他能验证设计在时序上的正确性,并决定设计是否能够在要求的工作频率下运行。静态时序分析既要检验门级电路的最大延迟,以保证电路在指定的频率下能够满足建立时间的要求,同时又要检验门级电路的最小延迟,以满足保持时间的要求。STA的优缺点:优点1)静态时序分析执行速度快2)不需要测试向量(所以所需时间远远少于门及动态仿真)3)STA对于有时序路径的时序,测试覆盖率可以近乎达到100%。4

2020-05-12 16:58:49 422

原创 对集成电路的认识以及集成电路的重要性

对集成电路的认识以及集成电路的重要性1.定义:集成电路就是在一块极小的硅单晶片上,利用半导体工艺制作出许多的二极管、晶体管以及电阻电容等,并连接成能完成特定功能的电子电路。2.重要性:集成电路已经成为各行各业实现信息化,智能化基础。无论是在军事上还是在民用上,他都起着不可替代的作用。在国家安全和国防领域,它起着维护国家利益,捍卫国家主权的关键作用;在经济建设和增强综合国力的过程中,集成电路又是核心竞争力的具体表现。集成电路产业的兴起为现代技术奠定了基础。3.国内芯片制造厂:中芯国际,华虹NEC,上海宏

2020-05-12 16:32:13 13281

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除