数字IC设计
文章平均质量分 77
qq_42922513
这个作者很懒,什么都没留下…
展开
-
脉冲信号跨时钟域verilog代码
脉冲信号跨时钟域原理和verilog实现原创 2023-11-29 11:35:52 · 699 阅读 · 0 评论 -
verilog设计中的数值比较
Verilog设计中,数值比较时的注意事项原创 2023-10-19 09:30:59 · 968 阅读 · 0 评论 -
Synopsys公司的数字IC设计工具:PrimeTime PX
介绍Synopsys公司的数字IC设计工具PrimeTime PX原创 2023-08-22 16:18:38 · 526 阅读 · 1 评论 -
Cadence公司的数字IC设计工具:仿真工具(INCISIVE)——(2)
Cadence公司的仿真工具和查看波形工具的使用方法原创 2023-08-03 11:33:35 · 1680 阅读 · 0 评论 -
Cadence公司的数字IC设计工具:形式验证工具(Conformal)——(2)
Cadence公司形式化验证工具Conformal的使用方法原创 2023-07-14 14:07:04 · 2378 阅读 · 1 评论 -
数字IC设计工艺库简介
介绍数字IC设计中逻辑综合使用的技术库和相关概念原创 2023-07-10 14:38:03 · 5098 阅读 · 1 评论 -
Synopsys公司的数字IC设计工具:综合工具(Design Compiler)
Synopsys公司的综合工具Design Compiler的使用方法原创 2023-06-27 14:24:41 · 445 阅读 · 0 评论 -
Cadence公司的数字IC设计工具:形式验证工具(Conformal)——(1)
Cadence公司形式化验证工具Conformal的使用方法原创 2023-06-20 19:01:19 · 2184 阅读 · 2 评论 -
Synopsys公司的数字IC设计工具:形式验证工具(Formality)
介绍形式验证概念及流程;介绍Synopsys公司的形式验证工具Formality原创 2023-06-20 15:20:14 · 3189 阅读 · 0 评论 -
异步fifo设计及验证进阶(System Verilog)
本文使用system verilog语言建立包含多个组件的随机验证平台对异步fifo进行验证。原创 2023-06-12 16:00:49 · 226 阅读 · 1 评论 -
同步fifo设计及验证(Verilog)
使用verilog实现同步fifo,使用SV建立随机验证平台进行验证。原创 2023-06-08 15:13:04 · 311 阅读 · 0 评论 -
异步fifo设计及验证(Verilog)
使用verilog实现异步fifo,使用SV建立testbench进行验证。原创 2023-06-07 15:24:04 · 526 阅读 · 1 评论 -
System Verilog基础
记录System Verilog语言常用的相关语法原创 2023-06-01 15:56:34 · 4775 阅读 · 1 评论 -
用状态机实现简单的自动售卖机(Verilog)并验证
使用Mealy型状态机实现自动售卖机的Verilog源码,以及testbench文件原创 2023-05-26 18:19:34 · 1058 阅读 · 1 评论 -
有限状态机(FSM:Finite State Machine)
总结FSM的相关内容原创 2023-05-23 17:18:25 · 379 阅读 · 0 评论 -
Cadence公司的数字IC设计工具:仿真工具(INCISIVE)——(1)
记录Cadence公司的仿真工具和查看波形工具的使用方法原创 2023-05-22 12:22:12 · 4742 阅读 · 2 评论 -
用于数字IC设计的Linux环境配置
入门数字IC设计领域,记录Linux环境配置过程原创 2023-05-19 17:06:30 · 760 阅读 · 1 评论