vscode配置Verilog环境（Vivado+vscode）

最新推荐文章于 2024-08-29 11:33:47 发布
最新推荐文章于 2024-08-29 11:33:47 发布
阅读量2.6w 收藏 161
点赞数 25
文章标签： 编辑器 windows
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_43066051/article/details/110872386
版权
本文介绍了如何在Windows环境下，将VSCode设置为Vivado的默认文本编辑器，并详细讲解了在VSCode中安装和配置Verilog扩展，包括语法高亮、自动纠错和Testbench自动生成。此外，推荐了一些实用的VSCode插件，如Bracket Pair Colorizer、vscode-icons、TCL Language Support和GBKtoUTF8。
摘要由CSDN通过智能技术生成

vscode配置Verilog环境（Vivado+vscode）

一. 替换vivado默认文本编辑器

打开Vivado 再Tool菜单中 打开Settings
在这里插入图片描述
这里需要键入的表达式是： C:/Program Files/Microsoft VS Code/Code.exe [file name] -[line number]
前面是VsCode应用程序的绝对路径。

二. 在vscode中安装相关插件

1.安装verilog扩展

在这里插入图片描述
实现的功能：
**语法高亮
自动补齐
列出端口

2. 实现自动纠错

在环境变量中添加vivado安装路径下的bin文件夹
在这里插入图片描述
添加完成之后，在命令行输入 xvlog –version 检测是否生效
在这里插入图片描述
最后找到刚才安装的verilog扩展设置，将ve

最低0.47元/天 解锁文章
龙山小花花
关注
vscode verilog sv常用插件
05-05
vscode verilog sv常用插件
使用vs code编写Verilog：相关配置问题总汇
weixin_52600055的博客
01-30 1098
将verilog的Linter更换成xvlog后，编写testbench时可能会出现错误（检查代码没有任何语法错误），但是将xvlog改成iverilog后，就没有错误了，而且可以进行正常的综合和仿真。具体步骤：就是将Vivado的bin文件夹放置在系统环境变量中。verilog的Linter更换成xvlog后，编写testbench时可能会出现错误。【注意：ctags的下载应选择最新版，解压后的文件中应包含ctags.exe】先将第三方编译器vs code配置到vivado，具体参考。
vscode安装verilog代码辅助工具ctags教程
最新发布
Cuiwenqicn的博客
08-29 484
下载地址:https://github.com/universal-ctags/ctags-win32/releases/4、vscode安装Verilog-HDL/SystemVerilog/Bluespec SystemVerilog插件。6、重启vscode,打开文件夹，从文件夹中打开文件，将光标放到变量上就会显示变量的定义。3、将ctag目录添加到系统环境变量中。5、在插件中添加ctag安装目录路径。2、将下载的压缩包解压到指定目录。
VSCode配置Verilog/SystemVerilog环境（二）插件安装
热门推荐
ONE_PUNCH
04-09 3万+
目录1.1. VerilogHDL/SystemVerilog1.2. Code Alignment1.3. Bracket Pair Colorizer1.4. Tabout1.5. ICON1.6. TCL Language Support1.7. GBKtoUTF81.8. hexdump for VSCode1.9. keymap .etc1.10. Gitlens VSCode中如何安装...
vscode软件的code alignment插件使用
Leo ICer的博客
08-17 2589
其他对齐有会使用的，记得留言，一起交流，共同进步。快捷键 ：ctrl+shift+p。以“空格”为标准进行对齐。以“=”为标准进行对齐。
Code alignment 代码对齐改进（VS2017）
weixin_34185560的博客
12-26 3221
In mathematics you always keep your equals lined up directly underneath the one above. It keeps it clean and lets you know you're working on the same problem, for example: y = 2x y/2 = x Programming i...
vscode关联vivado实现自动跳转到定义位置exe文件
01-15
通过这种方式，开发者可以在VSCode中享受熟悉的编辑环境，同时利用Vivado的强大设计能力，实现HDL代码的高效编写和调试。这种工作流的建立可以显著提升开发者的生产力，使得在复杂的FPGA项目中查找和跳转代码定义变...
1.修改Vivado第三方编辑器及Verliog语法环境1
08-04
教程的目标不仅在于教授Vivado环境和IDE的使用技巧，还希望通过实践提升学生的系统设计能力，让他们能够理解和实现复杂的硬件架构，比如流水线和超标量处理器。此外，教程的长远目标是融合组成原理、操作系统、编译...
ctags-support:在Visual Studio Code中提供CTag支持的扩展！
05-01
在vscode中选择单词，然后按cmd+t （ ctrl+t ） 2.请参阅导航历史记录 按cmd+shift+t （ ctrl+shift+t ） 其他特性 1.清除所有导航历史记录 按f1并输入Ctags Support: clear all navigation history 2.清除一个导航...
fpga_support_plug:在vscode上的fpga开发插件
05-30
包含对 FPGA 开发过程中所需语言的支持（例如： VHDL 、 Verilog 、 SystemvVerilog 、 TCL 、 XDC 、 SDC ）。 支持自动测试台生成（并另存为文件）。 支持Vivado快速开发， one-key new project ， one-key ...
Vscode环境下Verilog / System Verilog格式化工具推荐及安装配置方法
qq_18294411的博客
07-11 1万+
最近尝试了几款Verilog代码格式化工具，之前一直没有找到效果十分满意的工具，这次找到了谷歌推出的这款工具，同时支持Verilog和System Verilog，效果非常好，支持自定义的格式化参数也很丰富，在此做一个推荐。......
Vscode配置Verilog开发环境
qq_45776815的博客
03-04 1万+
在Vscode扩展中搜索verilog 安装下面几个插件将Vivado安装目录下面的bin文件夹加入到环境变量PATH里面，重新打开vscode，命令行窗口输入显示正常版本信息则添加成功。然后在vscode中选择语法检查工具为xvlog，然后重启vscode，大概就具有语法检查功能了如果依旧不行，试试重启电脑、管理员模式打开vscode、配置ctags（这个应该不会影响语法检查）、检查环境变量是否正确这几种可能多试试或许就好了。
FPGA/HDL 人员开发利器-TerosHDL（开源 IDE）
ltqdxl的博客
09-26 4961
作为一个开源的IDE，功能比较完整，其中仿真部分没演示，大家可以自行探索，真的极其适合初学者，安装过程不复杂，都是常规的应用，下面给出来上面需要的安装文件。其实我最中意的还是文档功能，对于维护HDL真的超级方便。最后就是TerosHDL使用视频教程：《FPGA/HDL 人员开发利器-TerosHDL（开源 IDE）》
Vivado关联Vscode编辑器的各种配置
2201_75960439的博客
05-30 7426
2.在电脑搜索栏搜索“环境变量”，在系统变量中找到变量path双击，点击左侧的新建按钮，在下方输入框中输入Vivado的bin文件夹位置，这里的文件夹的位置要参考安装Vivado时的设置。4.打开vscode，打开拓展界面，点击verilog的setting，将Verilog的Linter更换成xvlog。举例说明：在verilog.json文件中粘贴如下代码，作用是：prefix代表，在开发中，我们输入Shixu，body中时序逻辑的代码模板会自动生成，大大减少开发的时间。如果依旧不行则重启电脑。
VsCode编写Verilog，自动生成Testbench,生成Wave-20220329
qq_43686057的博客
03-29 1万+
一、准备工作 ①安装VScode（不是Visual Studio 2019/2017/2012）:自行百度 ②安装Iverilog与GTKWave波形查看器 官网：Icarus Verilog for Windows 安装： 1》点next 2》同时勾选安装MinGW依赖和GTKWave波形查看程序 3》红色方框记得一定要勾选（添加路...
vivado与vscode完美结合/vivado联合vscode/vivado关联vscode
w18864443115的博客
01-16 6507
在编写verilog有一个跟头疼的问题，就是不能像C那样直接跳转到定义变量的位置，有时候定义的变量多了，就不知道位宽和这个变量的意义了，还有从头去找，很是麻烦，下面介绍一种非常简单的就能跳转到定义位置的方法。
Vivado中使用VSCode方法（最全面最详细，所有问题这里都有答案）
Njustxiaobai的博客
07-18 7218
Vivado中使用VSCode方法（最全面最详细）包含使用插件自动例化程序，自动编写Testbench模版
vivado+vscode
weixin_47577353的博客
12-14 3933
vivado使用vscode编辑器，实现自动实时语法检查功能和定义跳转
python 生成testbench,vivado+vscode配置流程
06-07
好的，我可以回答你的问题。下面是关于Python生成testbench和Vivado+VSCode配置的流程。 1. Python生成testbench Python可以用来生成testbench代码，这样可以减少手动编写testbench的工作量。下面是一个简单的Python代码生成testbench的示例： ```python import random # 生成 testbench 的代码 def generate_testbench(): # 打开输出文件 f = open("testbench.v", "w") # 生成模块名称 module_name = "testbench_" + str(random.randint(0, 100)) # 写入模块头 f.write("module " + module_name + ";\n") f.write("\n") # 写入输入和输出端口 f.write("reg a;\n") f.write("wire b;\n") f.write("\n") # 写入被测模块的实例化 f.write("DUT dut(\n") f.write("\t.a(a),\n") f.write("\t.b(b)\n") f.write(");\n") f.write("\n") # 写入测试代码 f.write("initial begin\n") f.write("\ta = 1'b0;\n") f.write("\t#10;\n") f.write("\ta = 1'b1;\n") f.write("\t#10;\n") f.write("end\n") f.write("\n") # 写入模块尾 f.write("endmodule\n") f.write("\n") # 关闭输出文件 f.close() ``` 上面的代码会生成一个包含一个简单testbench的Verilog文件。你可以根据需要修改生成的testbench代码。 2. Vivado+VSCode配置流程 Vivado是一个非常流行的FPGA设计工具，VSCode是一个轻量级的代码编辑器，它们可以一起使用进行FPGA设计。 下面是Vivado+VSCode配置的流程： 1. 安装Vivado和VSCode 2. 打开Vivado，创建一个新的项目 3. 在项目中创建一个新的Verilog模块 4. 在VSCode中打开这个模块的Verilog文件 5. 在VSCode中安装Verilog插件 6. 在VSCode中配置Vivado的路径 7. 在VSCode中配置Vivado的Tcl shell路径 8. 在VSCode中配置模块的testbench文件路径 9. 在VSCode中运行testbench 详细的配置流程可以参考Vivado官方文档和VSCode官方文档，这里就不再赘述了。 希望这些信息能对你有所帮助！
评论 14
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值