vscode配置Verilog环境（Vivado+vscode）

最新推荐文章于 2025-03-27 17:05:31 发布
最新推荐文章于 2025-03-27 17:05:31 发布
阅读量2.6w 收藏 162
点赞数 25
文章标签： 编辑器 windows
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_43066051/article/details/110872386
版权
本文介绍了如何在Windows环境下，将VSCode设置为Vivado的默认文本编辑器，并详细讲解了在VSCode中安装和配置Verilog扩展，包括语法高亮、自动纠错和Testbench自动生成。此外，推荐了一些实用的VSCode插件，如Bracket Pair Colorizer、vscode-icons、TCL Language Support和GBKtoUTF8。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

vscode配置Verilog环境（Vivado+vscode）

一. 替换vivado默认文本编辑器

打开Vivado 再Tool菜单中 打开Settings
在这里插入图片描述
这里需要键入的表达式是： C:/Program Files/Microsoft VS Code/Code.exe [file name] -[line number]
前面是VsCode应用程序的绝对路径。

二. 在vscode中安装相关插件

1.安装verilog扩展

在这里插入图片描述
实现的功能：
**语法高亮
自动补齐
列出端口

2. 实现自动纠错

在环境变量中添加vivado安装路径下的bin文件夹
在这里插入图片描述
添加完成之后，在命令行输入 xvlog –version 检测是否生效
在这里插入图片描述
最后找到刚才安装的verilog扩展设置，将ve

最低0.47元/天 解锁文章
ise verilog多模块编译_用VSCode编辑verilog代码、iverilog编译、自动例化、自动补全、自动格式化等常用插件...
weixin_39531037的博客
12-22 2157
------------2020.12.21------------windows10------------绪论一个好用的编辑器，就好比斧头之于伐木工，锋利的、自动化的，能极大的提高工作效率。能编辑verilog代码的工具有很多：notepad++、Sublime、VSCode、Vivado、Quartus等等。其中的VSCode就目前而言，未必是完美的编辑器，但一定是充满魅力的、有着无限潜力的...
Vivado与Vscode编程环境的搭建
jingxinliuyue的博客
06-21 5323
Asciiflow2:纯文本流程图绘制工具Draw.io Integration：创建、编辑和维护图表和流程图Waveform Render：波形图绘制Better Align:对齐工具verilog-simplealign：代码对齐TabOut：跳出空格Increment Selection：多条赋值语句的值能递增或递减TCL Language Support：tcl脚本代码高亮显示Verilog Highlight：verilog代码高亮。
VsCode编写Verilog，自动生成Testbench,生成Wave-20220329
qq_43686057的博客
03-29 1万+
一、准备工作 ①安装VScode（不是Visual Studio 2019/2017/2012）:自行百度 ②安装Iverilog与GTKWave波形查看器 官网：Icarus Verilog for Windows 安装： 1》点next 2》同时勾选安装MinGW依赖和GTKWave波形查看程序 3》红色方框记得一定要勾选（添加路...
Vivado配置VS Code环境进行Verilog开发-插件使用备忘
最新发布
BazingaZhao的博客
03-27 1359
Vivado配置VS Code的相关配置备忘
VSCode配置Verilog/SystemVerilog环境（二）插件安装
ONE_PUNCH
04-09 3万+
目录1.1. VerilogHDL/SystemVerilog1.2. Code Alignment1.3. Bracket Pair Colorizer1.4. Tabout1.5. ICON1.6. TCL Language Support1.7. GBKtoUTF81.8. hexdump for VSCode1.9. keymap .etc1.10. Gitlens VSCode中如何安装...
verilog实例_verilog的编程环境搭建(VSCODE)
weixin_39891438的博客
12-04 2089
在vscode商店中,下载以下几个扩展应用: 通用的扩展应用有: 1.Bracket Pair Colorizer (用于多括号使用时用不多颜色高亮) 2.Code alignment (用于代码对齐) 3.GBKtoUTFB (文字格式转换) 4.hexdump for VSCo...
vscode搭建Verilog HDL开发环境
详解FPGA及硬件电路开发
11-27 2万+
工欲善其事，必先利其器，利用vscode搭建快速高效的Verilog HDL开发平台。
vscode搭建Verilog环境
weixin_43914896的博客
06-13 1万+
………整理了各种资料，记录了本人使用vscode搭建轻量级Verilog开发环境的全过程，以供他人和自己将来参考………
vscode配置verilog++vivado
06-28
首先，需要在VS Code中安装Verilog插件。在插件市场中搜索“Verilog”即可找到。 接下来，需要安装Vivado软件，并将其添加到系统环境变量中。在Windows系统中，可以在“控制...因此，在配置Verilog++时需要特别注意。
vscode关联vivado实现自动跳转到定义位置exe文件
01-15
通过这种方式，开发者可以在VSCode中享受熟悉的编辑环境，同时利用Vivado的强大设计能力，实现HDL代码的高效编写和调试。这种工作流的建立可以显著提升开发者的生产力，使得在复杂的FPGA项目中查找和跳转代码定义变...
(vivado + vsCode)安装vivado之后要做的几件事
秋叶依剑
11-12 6169
文章目录0x01. 修改默认文本(代码)编辑器为vsCode0x02. 安装 Verilog HDL/SystemVerilog 插件0x03. 配置xvlog0x04. 安装 Testbench 插件 快速例化模块 要上数字逻辑实验，软件用的是 vivado 2019.1.3，下面记录一下安装之后的优化配置。 0x01. 修改默认文本(代码)编辑器为vsCode 首先安装vsCode, 这...
用vscode玩verilog实例一--比较器代码包（带tb文件，可编译仿真看波形）
06-05
用vscode玩verilog实例一--比较器代码包（带tb文件，可编译仿真看波形）
VSCode-SystemVerilog:VS Code中的SystemVerilog支持
03-11
SystemVerilog-语言支持 此VS Code扩展提供了更快读取，导航和编写SystemVerilog代码的功能。 特征 精心 转到文档中的符号（ Ctrl+Shift+O ） 转到工作空间文件夹（已索引模块/接口/程序/类/程序包）中的符号（ Ctrl+T ） 转到定义（适用于模块/接口/程序/类/程序包名称以及端口！ ）（ Ctrl+LeftClick ） 在已建立索引的工作空间上快速入门 许多常见块的代码段 从已索引的模块实例化模块 带有模拟器的Linter Capabilites（） 通过集成的SystemVerilog解析器和IntelliSense（完全符合IEEE标准1800-2017）进行快速实时错误识别 如果您发现错误或想要功能，则将其作为“请求或提交“ 例子 语法高亮 转到定义 模块实例化 推荐建议 如果您的工作空间中有网表，则可以在设置中排除它们，例如
vscode配置verilog开发环境示例代码包，可编译运行，观察波形
04-22
vscode配置verilog开发环境示例代码包，可编译运行，观察波形
vscode verilog sv常用插件
05-05
vscode verilog sv常用插件
verilog_vscode配置
03-13
verilog_vscode配置
SystemVerilog环境配置
qq_34461672的博客
01-11 775
注：两个文件夹ftdetect和syntax都在home下的./vim下。包含两个文件：sv.vim 、systemverilog.vim。以下是systemverilog.vim。
Vivado加上VsCode让你的生活更美好
热门推荐
qq_39498701的博客
06-04 10万+
VsCode与Vivado的灵活使用 引言 ​ 现在大二了，在接触硬件描述语言。Vivado自带的编辑器实在很难用，为了能够“极客”一些，当然是去Google了一下有哪些方法可以取而代之。 ​ 网络上的答案大同小异，基本上都是用的Sublime Text.（我的学长们也几乎都是） 平时码代码的过程中，我习惯与使用VsCode,尤其是在微软收购GitHub之后，Code 简直就是神器了。于是乎…一个...
在VScode上搭建verilog环境（Verilog-HDL、Verilog_Testbench）
weixin_45623300的博客
03-26 969
4. Verilog_Testbench需要python编译环境。下载chardet的压缩包解压在安装python的路径，打开终端安装。执行命令：python setup.py install。1. 安装插件：Verilog-HDL 和 Verilog_Testbench。5. VScode可以检查代码错误和生成testbeach。3. 安装python3，并添加到环境变量中；
评论 14
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值