VsCode编写Verilog，自动生成Testbench,生成Wave-20220329

最新推荐文章于 2024-05-22 07:48:12 发布
最新推荐文章于 2024-05-22 07:48:12 发布
阅读量1.2w 收藏 126
点赞数 13
分类专栏： FPGA_Study 文章标签： 单片机 vscode
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_43686057/article/details/123813708
版权

目录

一、准备工作

        ①安装VScode（不是Visual Studio 2019/2017/2012）:自行百度

        ②安装Iverilog与GTKWave波形查看器

        ③安装Vscode插件以及配置：

二、写测试平台testbench

注:iverilog需要python环境支持，出现iverilog报错，应该是python环境未配置，建议自行百度解决（我忘了在哪篇博客看到的了，┭┮﹏┭┮）

一、准备工作

        ①安装VScode（不是Visual Studio 2019/2017/2012）:自行百度

        ②安装Iverilog与GTKWave波形查看器

                官网：Icarus Verilog for Windows

 

安装：

        1》点next

        2》 同时勾选安装MinGW依赖和GTKWave波形查看程序    

                3》 红色方框记得一定要勾选（添加路径）

                4》安装即可 

        ③安装Vscode插件以及配置：

        1》打开Vscode，左边第四个位安装插件，输入verilog进行查找，安装如下5个插件

        

        2》打开设置，进行Liner配置

        3》 配置电脑语言（防止vscode乱码）

        打开电脑设置

 点击时间与语言

        相关设置

再点击这个其他设置

 4》回到Vscode中测试一下，应该可以了

写好verilog代码，右上角运行，出现则正确

二、写测试平台testbench

运行完成后，Ctrl+Alt+P调用命令面板，输入Testbench

终端则会出现相应代码，复制即可

新建tb_test.v文件，将复制的代码进行粘贴修改

①文件引用：请保证vscode只打开一个文件夹并对.v文件进行引用

②如果没有rst_n信号则将这一段注释掉

③修改测试信号$dumpfile位生成.vcd波形文件，下面为自己的测试代码时序

④运行tb_test.v文件后，打开生成的.vcd波形文件，添加信号，则可以看到相关波形

注:iverilog需要python环境支持，出现iverilog报错，应该是python环境未配置，建议自行百度解决（我忘了在哪篇博客看到的了，┭┮﹏┭┮）

ZDA2022
关注
  • 13
    点赞
  • 踩
  • 126
    收藏
    觉得还不错? 一键收藏
  • 10
    评论
专栏目录
verilog-testbench:自动生成Verilog Testbench文件
05-09
自动测试台 一个简单的用于编辑verilog的插件。 我希望你喜欢它。 特征 生成组件实例 支持verilog-2001语法 需要python3 安装 Plug ' kdurant/verilog-testbench ' 用法 运行:Testbench生成testbench模板 运行:VerilogInstance生成组件实例 运行:VerilogInterface生成接口（SystemVerilog）模板 运行:VerilogClass生成类（SystemVerilog）模板您可以使用p粘贴它。 推荐模块（端口）声明 module spi_slave_core ( input wire clk, input wire rst, input wire spi_
python自动生成Verilog的testbench脚本
10-20
python自动生成Verilog的testbench脚本。python自动生成Verilog的testbench脚本。python自动生成Verilog的testbench脚本。
使用VS Code进行Verilog HDL的编译和仿真
最新发布
EinsamMark的博客
05-22 1803
使用此插件仿真首先得创建一个工程，然后将所需代码添加到SOURCES里，将仿真的testbench设置为toplevel，即可在下方的RUNS里看到tb，点击Run就会调用Modelsim仿真。对于插件设置，点击ACTIONS里的Open Configuration Menu - Tools - General，第一个选项选择你需要的第三方软件，这里是Modelsim。首先安装Python 3，这个我就不赘述了，没安装的可以网上搜搜，现在官网好像也有一键安装的版本了。这个插件功能很多，简单介绍一下。
VSCode 插件自动生成TestBench及常见问题
qq_43538112的博客
11-29 1281
国内用户执行命令：pip install chardet -i https://pypi.tuna.tsinghua.edu.cn/simple。安装Python环境，安装完成后在CMD命令行输入：python 命令，显示出Python版本即证明安装成功。然后编译原模块代码后，键盘输入：Ctrl+Shift+P进入命令行，执行：TestBench 命令。生成的TestBench会出现在终端，需自己粘贴到相应位置；最后，尽情的享受自动TestBench的快感吧！最后显示出，安装成功即证明模块安装成功。
实现VScode编译Verilog并查看波形图
BuBy的博客
04-13 1846
在上计算机组成原理研讨课时，需要用到verilog写电路图。之前在数字电路课，老师已经提供了相应的软件和环境配置。但由于当时小编因为期末大作业破大防（痛苦面具.jpg），把全部内容都删掉了，因此还需要重新配置环境。由于小编专业并非硬件方向，同时觉得之前使用很专业的软件时比较复杂（有点丑陋hhh），因此这次选择使用万能的VScode + 插件来写（方便之后删掉bushi废话到这，开始正文。
vscode编写verilog的插件【对齐、自动生成testbench文件】
xzs520xzs的博客
11-18 2786
vscode编写verilog的插件：插件名称：verilog_testbench,用于自动生成激励文件安装教程：基于VS Code的Testbench文件自动生成方法——基于VS Code的Verilog编写环境搭建SP_哔哩哔哩_bilibili优化的方法：https://blog.csdn.net/qq_39498701/article/details/84668833遇到的问题：https://blog.csdn.net/m0_71959044/article/details/133764204 操
用VS Code替代Vivado自带的文本编辑器以及vscode中好用的Verilog插件
XP的博客
05-27 9926
vscode中的Verilog插件
VSCode配置Verilog/SystemVerilog环境（二）插件安装
ONE_PUNCH
04-09 3万+
目录1.1. VerilogHDL/SystemVerilog1.2. Code Alignment1.3. Bracket Pair Colorizer1.4. Tabout1.5. ICON1.6. TCL Language Support1.7. GBKtoUTF81.8. hexdump for VSCode1.9. keymap .etc1.10. Gitlens VSCode中如何安装...
VSCode配置verilog环境(代码提示+自动例化+格式化)
SEU_wzx的博客
09-11 2万+
VSCode流畅编写verilog，三个插件实现代码提示+自动例化+格式化。Verilog-HDL/SystemVerilog，Verilog_Testbench，SystemVerilog and Verilog Formatter。
Vscode配置Verilog开发环境
qq_45776815的博客
03-04 1万+
在Vscode扩展中搜索verilog 安装下面几个插件将Vivado安装目录下面的bin文件夹加入到环境变量PATH里面，重新打开vscode，命令行窗口输入显示正常版本信息则添加成功。然后在vscode中选择语法检查工具为xvlog，然后重启vscode，大概就具有语法检查功能了如果依旧不行，试试重启电脑、管理员模式打开vscode、配置ctags（这个应该不会影响语法检查）、检查环境变量是否正确这几种可能多试试或许就好了。
VsCode配置之verilog
HGGshiwo的博客
03-26 1万+
原文:https://blog.csdn.net/qq_39498701/article/details/84668833 步骤一、更换Vivado自带文本编辑器 第一步 打开Vivado 再Tool菜单中 打开Settings 第二步 在Settings里更换默认的文本编辑器 这里需要键入的表达式是： C:/Program Files/Microsoft VS Code/Code.exe -g [file name]:[line number] 前面是VsCode应用程序的绝对路径。Linux下如果是
verilog 的testbench的编写
10-10
本文档中详细介绍了如何编写testbench以及它的优点，对于学习编写testbench的同学会很有帮助的。
verilog小工具，包括格式化，轻量级编译，testbench自动生成等
12-05
verilog小工具，包括格式化，轻量级编译，testbench自动生成等，均经过测试可用。
可以自动生成Verilog的Testbench的Perl脚本
12-02
在本场景中，"可以自动生成Verilog的Testbench的Perl脚本" 提供了一种自动化创建Testbench的方法，极大地提高了设计验证的效率。 Perl脚本通过解析Verilog源代码，可以自动识别模块接口，生成相应的Testbench结构。...
异步复位同步释放(verilog代码-Testbench-仿真结果-综合电路)
06-02
异步复位同步释放(verilog代码-Testbench-仿真结果-综合电路)
python-to-verilog:为给定的Moore FSM生成Verilog源文件和testbench文件-python source file
03-25
使用IVerilog进行编译—使用icarus verilog编译verilog文件修改testbench文件tb.v以更新模块DUT名称，用于读取输入激励数据的文件名称以及用于存储生成的输出的文件名称 iverilog -o output module.v tb.v vvp ...
vivado-vscode 新手使用说明 - verilog
swang_shan的博客
06-16 3434
vscode联合vivado使用
Verilog测试：TestBench结构
热门推荐
风中少年的博客
07-18 6万+
目录 1. 完整的TESTBENCH文件结构 2.时钟激励产生 3.复位信号设计 4.双向信号设计 5. 特殊信号设计 6.仿真控制语句以及系统任务描述 7.加法器的仿真测试文件编写 　　 Verilog功能模块HDL设计完成后，并不代表设计工作的结束，还需要对设计进行进一步的仿真验证。掌握验证的方法，即如何调试自己的程序非常重要。在RTL逻辑设计中，要学会根据硬件逻辑来写测试程...
写一个verilog的DDR读写测试文件
05-24
以下是一个简单的Verilog DDR读写测试文件示例： ```verilog // Module for DDR read/write test module ddr_test( input clk, input reset, input [7:0] data_in, output reg [7:0] data_out, output reg read_en, output reg write_en ); // Address counter reg [15:0] addr; // DDR memory array reg [7:0] mem [0:65535]; // Read and write control signals reg rw_ctrl; always @(posedge clk) begin if (reset) begin // Reset address counter and memory addr <= 0; mem <= 0; read_en <= 0; write_en <= 0; rw_ctrl <= 0; end else begin // Increment address counter addr <= addr + 1; // Generate read and write control signals if (rw_ctrl) begin write_en <= 1; read_en <= 0; mem[addr] <= data_in; end else begin write_en <= 0; read_en <= 1; data_out <= mem[addr]; end // Toggle read/write control signal rw_ctrl <= ~rw_ctrl; end end endmodule ``` 该模块包含一个地址计数器和一个DDR内存数组。每个时钟周期，地址计数器会自动递增，并且该模块会交替生成读取和写入控制信号。在写入模式下，数据输入信号会被写入到DDR中的对应地址。在读取模式下，DDR中的数据会被输出到数据输出信号中。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 10
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值