DCDC电源PCB设计

环路

高频电流环路面积越小越好：

电感所在的支路不属于高频电流环路

对于BUCK电路，电容Ci的越靠近芯片Vi引脚越好，D1越靠近SW引脚越好，同时另一端越靠近芯片GND引脚越好：

示例：

然后是布局输出，电感走向和电容要垂直：

MLCC > 钽电容 > 固态电容 > 高频低阻电解电容 > 电解电容

一般用固态电容，若用钽电容，耐压要大于2~3倍的Vo。

若是CoT架构的芯片，则不允许小容量的电容

自举回路的面积越小越好：

与FB引脚相连的电阻越靠近FB引脚越好，FB覆盖面积越小越好：

反馈点要选择在最后一个电容之后，且不允许和正面就近和电感平行：

反馈线离电感越远越好，可以打过孔到背面：

示例2

高频环路面积越小越好

反馈线远离电感

布局示例3

下面有两幅图，其中上图是错误示例布局，下图为修正过的布局

不允许人为把电感的铺铜靠近，这会导致SW的波纹和噪声通过寄生电容Cp耦合到Vo端。

切忌使用十字铺铜，十字线相当与有一个电感。引入寄生电感后，就会有LC震荡，导致SW会产生尖峰脉冲（可能高达20V、25V），

要使用实心铺铜。

输出通过开槽的方式，使得电流先经过大电容滤波，避免直接通过铜箔给到VO

通过

参考

https://blog.csdn.net/weixin_38345163/article/details/123863167
https://zhuanlan.zhihu.com/p/713423840