LPDDR5X上下电

LPDDR5X上下电

1 上电、初始化和下电流程

上电和复位初始化时，避免DRAM功能异常。

1.1 电压爬坡和器件初始化

采用以下序列上电LPDDR5，除非特别指定，否则这些步骤是强制性的。

1）上电后（Ta时间后），RESET_n建议保持低电平（<= 0.2 x VDD2H），且其他所有的输入端口保持在VILmin和VIHmax之间。当RESET_n保持低电平时，SDRAM的输出处在高阻状态。表19提供了电源爬坡要求，VDD1必须比VDD2H早上电或2个同时上电。VDD2H必须比VDD2L早上电或同时上电。VDD2L必须比VDDQ早上电或同时上电。

2）电压爬坡完成后（Tb时间），RESET_n必须保持低电平。电压爬坡期间，DQ、DMI、WCK_t和WCK_c、RDQS_t、CK_t、CK_c和CA的电压必须在VSS和VDDQ之间，避免latch-up。CS的电平要求 <= ViLPD的最大值，防止开始点tINIT2（后面会介绍）之前出现故障。

3）从Tb时间开始，RESET_n必须保持低电平至少tINIT1时间（Tc），之后RESET_n可以解