Questa Sim使用教程-仿真示例

已于 2023-09-06 17:53:22 修改
阅读量924 收藏 6
点赞数
分类专栏： IC学习 # IC设计学习 文章标签： Questa Sim 波形仿真 verilog ic设计
于 2023-09-01 10:07:55 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_43374681/article/details/132604799
版权

Questa Sim0基础仿真教程

文章目录

一、 打开软件

1、新建工程
File -> New -> project
在这里插入图片描述
2、填写工程名称和工程位置然后点"ok"
在这里插入图片描述
3、编写或者添加文件，这里直接添加一个编写好的反相器的文件。
可关注公众号：Time木
回复:反相器
获取文件，公众号 会不定期更新计算机与IC相关内容
在这里插入图片描述
4、选择编写好的文件，然后选择第二个框，防止改变原文件。
在这里插入图片描述
5、成功添加文件如下
在这里插入图片描述
6、先选中要编译的文件，在点击序号2进行编译。
在这里插入图片描述
如果编译失败，可右键选中的文件，点击edit可进行改动。
在这里插入图片描述
编译成功
在这里插入图片描述

二、运行编译后的文件

1、点击左下角的“library”
在这里插入图片描述
2、点开work库,会发现两个文件，下面一个是分离出来的测试文件
在这里插入图片描述
3、右点击inv_tb文件，选择“simulate without optimization”
忘了截图，
4、随后是这
在这里插入图片描述
5、现在还没有波形图
右击所要观察的信号 然后 add wave
在这里插入图片描述
6、如下，但还没波形图在这里插入图片描述
7、
在这里插入图片描述

Time木
关注
  • 0
    点赞
  • 踩
  • 6
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
questasim10.7在linux下的版本及POJIE使用
03-28
questasim10.7在linux下的版本及POJIE文件，可以查看我的博客，详细的安装教程和步骤，亲测可用，以及出现的问题，给出解决办法。
questa_sim.zip
03-25
仿真vivado pcie example design，使用questasim10.7仿真。解压后将questa_sim文件夹放于example design工程的根目录。 https://blog.csdn.net/cigarliang1/article/details/115177329
Questasim的基本运用
热门推荐
Mr.翟的博客
04-02 2万+
文章目录一、进入Questasim界面（vsim &）二、项目仿真2.1.创建工程库（Library）2.2.创建工程（Project）2.3.生成波形（Add wave）2.4.波形设置2.4.1.颜色设置（Properties）2.4.2.信号分组（Group）2.4.3.光标插入、定位（insert cursor）2.4.4.波形缩放2.4.5.波形从新加载（restart） 一、进...
QuestaSim 10.6c-gcc-4.5.0-mingw64
04-07
支持64位modelsim, questasim 的gcc编译器, 含 uvm 脚本
questasim10教程
09-04
questasim10中文版教程，从应用的角度出发，使读者快速使用questasim软件
Questa Sim（逻辑测试）
一个会写代码的烤鸭
05-31 1603
Questa Sim（逻辑测试） 作者：Saint 掘金：https://juejin.im/user/5aa1f89b6fb9a028bb18966a 微博：https://weibo.com/5458277467/profile?topnav=1&wvr=6&is_all=1 GitHub：github.com/saint-000 知乎：https://www.zhihu.com/people/saint-80-61/columns Questa Sim和ModelsSim是工业界最优.
常用数字设计仿真工具(Questa,VCS,IUS/Xcelium,Verdi等)使用入门
chenxy_bwave的专栏
07-20 1万+
本文简要介绍一些主流的数字逻辑设计仿真器（比如说VCS,IRUN/Xcelium,ModelSim/QuestaSim等）的最基本用法。或许还会考虑一些设计验证辅助工具，比如说波形观测工具Verdi、Xilinx的Vivado等的基本使用方法。或许对入门者有些参考意义。（持续更新中）.....................
VCS/Questa SIM 使用流程及Makefile
messi_cyc的专栏
10-25 2093
VCS仿真
脚本化Questasim/Modelsim自动仿真——脱离联合仿真
烂泥_的博客
10-08 2306
脱离联合仿真的脚本化Questasim/Modelsim自动仿真流程（保姆级教程）
[源码]Vivado调用Questa Sim仿真小技巧
OpenFPGA的博客
11-08 518
Vivado调用Questa Sim或ModelSim仿真中存在的一些自动化问题的解决方案。Vivado调用Questa Sim仿真中存在的一些问题首先说明一下Modelsim与Questa Sim都可以与Vivado联调，也比较相似，但是Questa Sim比Modelsim功能更加广泛，对于System Verilog的语法支持更加完善，本文以Questa Sim为例说明一下Vivado调用第...
Ubantu环境下安装QuestaSim2021Linux版安装包及教程
01-30
亲测在VMware Workstation 17 Pro 64位17.0.0 build-20800274的Ubuntu 20.04.5 LTS 64位上安装Questasim21.2（linux）成功，可用。文中带有Questasim21.2（linux）安装包百度网盘链接，解压密码2023，里面有安装教程和安装包。
Questasim-on-Ubuntu-16_questasim_ubuntu_
10-03
HowTo : Questasim on Ubuntu 16.04
Questa Sim（时序测试）
一个会写代码的烤鸭
05-31 3137
Questa Sim（时序测试） 作者：Saint 掘金：https://juejin.im/user/5aa1f89b6fb9a028bb18966a 微博：https://weibo.com/5458277467/profile?topnav=1&wvr=6&is_all=1 GitHub：github.com/saint-000 知乎：https://www.zhihu.com/people/saint-80-61/columns Questa Sim和ModelsSim是工业界最优.
Questasim入门教程
q774318039a的博客
09-01 1703
questasim仿真脚本简介。
使用Questa编译元运行调试SV程序
小菜鸟的博客
01-27 1871
1.编译 拿到一个SV程序，我们首先需要检查该程序的语法是否正确，使用Questa 进行编译，编译步骤如下。 代码： module str; string A; string B; initial begin A="TEST"; B="Bench"; $display("%d",A.len()); $display("%s",A.getc(5)); $display("%d",A.tolower); $display("%d",B.toupper); $display("%
questasim的傻瓜式安装与仿真教程
树下等苹果的博客
04-12 2万+
一、安装 1、下载软件 链接：https://pan.baidu.com/s/1S05AnO_w-wy6RsAj_kdUXg 提取码：p2nt 2、根据电脑类型是32位还是64位，解压不同安装包。 解压得： 2、运行.exe文件，出现： 问题及解决办法： 这是杀毒软件造成的，因此在安装过程中关闭杀毒软件即可。关闭之后，再次运行.exe文件。 3、点击下一步，进入选择安装位置界面，如下：选择好安装位置后点击下一步。 4、点击同意 5、接下来等待安装结束即可，在安装过程中，会跳出来弹框，询问是否要添
QuestaSim 仿真常用命令
Lin_w_x的博客
06-27 4563
QuestaSim的常用命令，学习路科验证v0教程的简要记录
peak-linux-driver-8.15.2.tar
最新发布
05-16
peak-linux-driver-8.15.2.tar
questasim使用教程
06-06
Questasim 是 Mentor Graphics 公司开发的一款高性能 HDL 仿真器，适用于 Verilog、SystemVerilog 和 VHDL 等硬件描述语言的仿真和验证。以下是 Questasim 的使用教程： 1. 安装 Questasim 软件 首先需要在 Mentor Graphics 官网注册并下载 Questasim 软件，然后按照安装向导进行安装。安装完成后，需要设置 Questasim 的环境变量，包括 QUARTUS_ROOTDIR 和 QUESTASIM_ROOTDIR。 2. 创建仿真工程 在 Questasim 中创建仿真工程需要先创建一个工作目录，然后在该目录下创建一个新的工程，可以使用以下命令： ``` vlib work vmap work work ``` 其中，vlib 命令用于创建工作库，vmap 命令用于将工作库映射到一个名为 work 的别名。 3. 添加仿真文件 将需要仿真的 Verilog、SystemVerilog 或 VHDL 文件添加到工程中，可以使用以下命令： ``` vlog -work work <file_name> ``` 其中，vlog 命令用于编译 Verilog、SystemVerilog 或 VHDL 文件，并将编译结果添加到工作库中。 4. 设置仿真参数 在进行仿真前需要设置仿真参数，包括仿真时间、仿真精度、仿真时钟等。可以使用以下命令设置仿真时间： ``` vsim -t <sim_time> -L <library_name> -L <library_name> <testbench> ``` 其中，-t 参数用于设置仿真时间，-L 参数用于添加库文件，<testbench> 是仿真的顶层模块。 5. 运行仿真 在设置好仿真参数后，可以运行仿真，可以使用以下命令： ``` run -all ``` 该命令会一直运行仿真，直到仿真结束或者手动停止。 以上就是使用 Questasim 进行仿真的基本步骤，需要根据具体的需求进行调整和优化。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Time木

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值