qq_43416206的博客

XUP 由一支专门的全球团队管理和运作，致力于支持全世界的大学使用Xilinx 的工具和技术。XUP建立的目标是促使大学在课程和研究中使用Xilinx的技术，XUP 团队采取了各种手段来鼓励和支持学术活动。本节接下来简要地总结一下。

仿真文件配置完成后回到Quartus Prime 16.0开发界面，在菜单栏中选择菜单栏Tools中的Run Simulation Tool→RTL Simulation进行行为级仿真，即功能仿真，接下来就可以看到ModelSim的运行界面，观察仿真波形如图3-18所示。，将文件名改为myexam，最好与要仿真的项目同名，然后单击保存。当信号选定后，单击OK按钮，则返回到图3-21，再单击OK后，信号和信号默认的波形图会出现在Simulation Waveform Editor界面中，如图3-23所示。

Quartus Prime支持Intel公司的各系列可编程逻辑器件的开发，包括Cyclone系列、Arria系列、MAX系列、Stratix系列等。Quartus Prime 提 供 了 与 第 三 方 开 发 工 具 的 无 缝 连 接 ， 支 持Cadence、Mentor、Synopsys等专业软件公司的综合工具和校验工具，能读入和生成标准的EDIF、VHDL及Verilog HDL网表文件。

5. 基本运算符VHDL定义了丰富的运算符，主要有算术运算符、关系运算符、逻辑运算符、赋值运算符、关联运算符和其他运算符。需要注意的是，操作数的数据类型应当与操作符所要求的数据类型一致。到目前为止，VHDL共有3个版本：VHDL87、VHDL93和VHDL2002。不同的版本对操作符的支持程度不同，具体可参见VHDL的参考手册。1）算术运算符（见表2-5）乘方运算的左边可以是整数或实数，右边必须是整数，且只有左边为实数时，其右边才可以为负数。乘方运算只有在操作数是常数或2的乘方时，才能被综合。

进程1中信号d有两条赋值语句，即有两个驱动源：a和c。以STD_LOGIC为例，它包含9种取值，分别为：U（未初始化）、X（强未知）、0（强0）、1（强1）、Z（高阻）、W（弱未知）、L（弱0）、H（弱1）、-（忽略）。此类带有明确延迟时间的语句在大多数的综合器中是不支持的，其中的时间延迟将会被忽略，部分综合器必须去掉“after时间表达式”部分，此部分仅仅在仿真时的测试程序中可用，因此带延迟时间的语句，诸如“after xx ns”、“wait for xx ns”在综合时，要尽量避免使用。

所谓电子设计自动化技术是指以计算机为工作平台，融合了应用电子技术、计算机技术、智能化技术的最新成果而开发出的电子CAD通用软件包，它根据硬件描述语言HDL（Hardware Description Language）描述的设计文件，自动完成逻辑、化简、分割、综合、优化、布局布线及仿真，直至完成对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。VHDL对设计的描述具有相对独立性，设计者可以不懂硬件的结构，也不必理会最终设计实现的目标器件是什么，从而进行独立的设计，与工艺无关，生命期长；

1.3　FPGA开发工具PLD的问世及其发展圆了系统设计师和科研人员的梦想：利用价格低廉的软件工具在实验室里快速设计、仿真和测试数字系统，然后，以最短的时间将设计编程到一块PLD芯片中，并立即投入到实际应用。FPGA的开发涉及硬件和软件两方面的工作。一个完整的FPGA开发环境主要包括运行于PC上的FPGA开发工具、编程器或编程电缆、FPGA开发板。图1-13是USB Blaster下载器连接示意图。

可编程逻辑器件（Programmable Logic Device，PLD）是20世纪70年代发展起来的新型逻辑器件。可编程逻辑器件与传统逻辑器件的区别在于其功能不固定，属于一种半定制逻辑器件，可以通过软件的方法对其编程从而改变其逻辑功能。微电子技术的发展，使得设计与制造集成电路的任务已不完全由半导体厂商独立承担，系统设计师们可以在更短的设计周期里，在实验室里设计自己需要的专用集成电路（Application Specific Integrated Circuit，ASIC）芯片。

由于需要以适当的成本、较低的功耗以及往往要求较小的物理尺寸来实现完全自动化的系统，SoC对这样的应用的重要性是显而易见的。美国加州Claremont的Harvey Mudd学院的Karl L. Wang教授，在他和Digilent来的同事共同发表的《An Effective Project-Based Embedded System DesignTeaching Method(一种有效的基于项目的嵌入式系统设计教学方法)》论文中所呈现的基于 Zynq 的教学是一个有意思的例子[20]。

ZedBoard 是一款低功耗，基于社区的板卡，搭载了 XC7Z020 Zynq 设备。它是由 Xilinx,Avnet(分销商)和 Digilent(生产商)联合经营的。尽管这是适合于工业的开发平台，ZedBoard 具有满足新 Zynq 用户的特定材料符合初学者的学习曲线，因此也以学生、学者和爱好者为用户。由 Avnet 运营的网络社区(ZedBoard.org)致力于帮助用户，详细信息将在6.7节中被提到。

如果你对消费电子产品有所体验，技术生态系统的概念就不会陌生。就拿智能手机来说，手机厂家提供了手机和基础的操作系统，然后可能提供一个 “应用商店(app store)”或类似的机制，用户只要需要，就可以从那里获得在他们的手机上运行的额外的应用。应用商店里的 app 几乎无一例外是由手机厂家以外的其他公司开发的，而且有几千种不同的 app，从像是音乐管理、天气预报这样的主流兴趣，到像是记录骑车轨迹这样的特殊爱好都有。

智能这个术语在很多应用领域都能找到,包括智能电网、智能建筑、智能家居、智能交通、智能城市、智能农业等等。一个中肯的问题是，是什么造就了这些特殊的智能系统?其实对于智能并没有单一的确定的定义。然而，值得注意的是经济合作与发展组织(OECD)给出了一个定义[33]，正好可以用于本章的讨论:“一个应用或服务，能从之前的情况中学习，并能将这些况综合告知其他设备和用户。然后这些设备及用户可以改变自己的行为来更好地适应这个情况。

考虑 Zynq、FPGA 和相关芯片的应用，有几个重要的领域可以被点出来。虽然有大量的可能性应用，但这里的只是有代表性的一些选择。我们首先要考虑的第一个应用，是灵活无线电。无线通信的变化之快，使得能调整功能的系统变得非常有价值。Zyng是一个能实现这样的灵活性的平台。软件定义无线电的概念 -- 一个可以在工作中重新配置的电台 -- 并非新想法，在 1990年代中期就已经以某些形式出现了[29]。这个术语可以表达重配置的不同的方面，于是对于不同的人就有了不同的意思。

本节我们比较了 Zyng 处理器和实现了软核处理器的其他 FPGA。要指出的是有多重类型的软处理器可用，包括 Xilinx 提供的核以及第三方提供的。当然，也可能经过巨大的设计努力来自己设计自己的软处理器。迄今为止最主要的软处理器类型是 Xilinx的 MicroBlaze，它具有可定制的功能，并可以被配置来优化它的处理器性能、工作频率或面积(或这些指标的组合)。MicroBlaze 被集成进了 Vivado，具有丰富的支持。

拿最高级的配备了PowerPC的 FPGA 为例，在Virtex-5 里的 PowerPc 可以实现高达 1000DMIPS(也就是说用较大的两单元的芯片时可以达到 2000DMIPS)，而 MicroBlaze 的性能是大约 240DMIPS[14][15]。不过，在写本书的时候，最新可用的 MicroBlaze 分值是从 Virtex-5 的 FPGA 实现上得到的，而不是 Zynq 或7系列的FPGA，而且只是单个 MicroBlaze 核的[6]。或者说，它可以被定义成实现这三者的合适的平衡。

其他的变化则更加细微，比如说，Vivado 中的综合和布线的引擎相比 ISE 来说由很大的改进，但是这对于用户却是透明的。不同于老的、只是从零开始建立系统的设计方法，Vivado 着眼于从 Vivado IP 库(这些核由 Xilinx开发)中，或从第三方 IP 开发者，或从前人(他或她的团队)的努力中获取预先验证好的IP来开发。在项目的最后，会有一个最终整合和测试的阶段，此时所有的团队成员会将他们的系统元素结合起来，并且确定每一个期望的功能都已经被实现。另一个需要考虑的因素是配置设备的方法。

在满足开始 Zyng 设计的软硬件需求之后，接下来返回到我们第1章中提到过的开发流程的话题。图 3.2展现的是包含相关联的设计工具的参照的增强图。这将在接下来几页中作为我们的讨论基础。上图描述的是一个单独设计者所需要完成的流程，如果他想要单独完成一个设计的话，并且这就是完成接下来的练习样例的过程。在3.2节中，我们同样会考虑团队开发流程，这与当前的工业开发更加贴近，Vivado 设计套件同样也适合这样的任务。3.2.1.需求和技术参数任何项目都始于基于项目的需求评估目标系统的技术参数。

所有系列成员的 PS 是标准的，唯一的区别是 ARM 核的最大频率:基于 Artix-7 的芯片的 PS 的时钟可以高达866MHz，而基于Kintex 的芯片可以高达 1GHz。Zyng 芯片有两个办法来实现这个防护:(一)一种Zyng 特有的 ARM TrustZone 技术的实现(见下面专门的关于 Zyng-7000 和 ARMTrustZone 技术的小节)，和(二)基于对于从主机来的 AXI端口会话和对应的从机地址的监视。其中重要的一个方面是本章提出的面向系统的设计理念和使用开发工具的设计流程。

想要构成一个与快 RAM 大小相当的储存器，需要用到大量的 LUT(分布在较大的面积上)，而且实现的结果还受到由于遽增的逻辑和布线延迟所造成的时序性能受限的影响。逻辑部分里的 LUT 可以用来实现任意长度的算术运算，但是最合适的是做短字长的算术运算(长字长的算术电路会在逻辑片中占据较大的空间，这样的布局和布线因素会使得时钟频率是次优的)。在设计 Zynq 的时候，识别出明确的、可计算的并行函数，尤其是在可能的情况下，针对 DSP 和块 RAM 的需要，在芯片的 PL 部分加以实现是应该要做的事情。

如果你正在阅读本书，很可能你已经了解了一些用FPGA 或处理器或是两者结合来开发系统的背景了。正如本书开头所描述的，Zynq 是一款新的组合了一个FPGA和一个强大的应用处理器的芯片，因此它特征、功能和潜在的应用和单独的 FPGA 或处理器都有所不同。通过本章和后续的几章，我们会从各方面更详细地观察 Zyng，在这个过程中会提出一些很基础但又很重要的问题，诸如“这是什么?”、“如何使用它?”以及 “ 为何需要用 Zynq”。本章专注于第一个问题，并介绍 Zynq 架构。

从书名你应该已经猜到，这是关于 Zynq的书!这是新一代全面可编程片上系统(Al1-Programmable System-on-Chip，SoC)的 Zyng[10]，可别误以为是锌(英文zinc、元素符号 Zn)那个化学元素啊,其实，这两者之间还是有联系的。有传言说Xilinx 给他们的新芯片命名为Zynq，是因为它代表了一个可以用在任何地方的处理器元素。2ynq 芯片致力于成为灵活的、能用于各种应用的强有力的平台，就像锌元素可以与各种其他金属混合形成具有各种所需属性的合金一样。