HLS编程环境入门

一、HLS

• HLS
  HLS（High Level Synthesis，高层次综合）是一种代码的综合技术，可以将C或者c++语言编译为FPGA能够读懂和运行的RTL级别的语言。与VHDL/Verilog相比，他们之间的关系就像从前的汇编语言与c语言。HLS对于学生来说更容易上手学习，开发效率要高于使用VHDL/Verilog，但代价是资源和性能存在一定浪费。
• 技术优势
  1、提高抽象级别，减少最初的设计工作量
  2、验证加速
  3、设计空间探索（DSE）更快
  4、定位新平台简单
• 存在问题
  HLS的历史可以追溯到1970年代和1980年代，但直到本世纪初，他才成为该行业的可行选择，其中重要的约束原因就是结果质量，即资源使用和性能，与一般的RTL方法相比较差，而且对从业开发人员的要求比较高。

参考采用HLS还是VHDL来设计FPGA

二、HLS编程

推荐安装Vivado 18

大致流程如下：
1.创建工程，编译、仿真、debug调试
2.c仿真和C联合RTL仿真，c综合可以采用优化指令
3.生成综合分析报告并分析设计
4.验证RTL的实现
5.打包RTL进入IP块
参考Vivado HLS入门、Vivado HLS开发流程简单介绍