什么是 zynq 的 ps 和pl 端？

最新推荐文章于 2025-02-28 11:20:37 发布
最新推荐文章于 2025-02-28 11:20:37 发布
阅读量2.8k 收藏 58
点赞数 40
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_43689451/article/details/144644725
版权

在Xilinx Zynq系列芯片（如Zynq-7000和Zynq UltraScale+）中，PS端和PL端是芯片的两个主要部分，用于分别处理不同的任务。它们各自对应于ARM处理器和FPGA逻辑部分：

1. PS端（Processing System，处理系统）

PS端是Zynq芯片中的处理系统部分，它是基于ARM架构的处理器子系统。

组成与功能
  • ARM处理器核：
    • Zynq-7000系列：双核ARM Cortex-A9。
    • Zynq UltraScale+：双核或四核ARM Cortex-A53（应用处理器）和ARM Cortex-R5（实时处理器）。
  • 外设接口：
    • 常见接口：UART、I2C、SPI、GPIO、CAN等。
    • 高速接口：USB、Gigabit Ethernet、SD/eMMC。
  • 存储支持：
    • DDR内存接口，用于运行操作系统和存储应用数据。
    • QSPI、SD卡等非易失性存储器，用于存储启动文件和操作系统。
  • 操作系统支持：
    • 支持运行嵌入式操作系统（如Linux、FreeRTOS、裸机程序等）。
作用
  • 运行操作系统和高级应用程序：ARM处理器通过操作系统管理硬件资源并提供用户交互。
  • 控制PL端：通过AXI总线向PL端发送控制信号或数据，协调PS和PL之间的工作。
  • 与外设通信：负责与板载的外设设备（如传感器、存储、通信模块等）交互。
  • 数据处理：完成中低速的数据处理任务（如协议栈、数据存储、控制算法等）。

2. PL端（Programmable Logic，可编程逻辑）

PL端是Zynq芯片中的可编程逻辑部分，基于FPGA架构，允许用户根据需求实现自定义硬件逻辑。

组成与功能
  • FPGA资源：
    • LUT（查找表）：实现组合逻辑功能。
    • Flip-Flops（触发器）：用于存储和同步信号。
    • BRAM（块RAM）：用于片上数据存储。
    • DSP模块：用于加速数学计算（如乘加运算）。
  • 接口支持：
    • 高速接口：如MIPI、HDMI、PCIe等。
    • AXI接口：与PS端通信，使用AXI Lite、AXI Full或AXI Stream协议。
  • IP模块：
    • 支持自定义逻辑（用户编写的Verilog/VHDL代码）。
    • 支持Xilinx提供的现成IP核（如AXI DMA、AXI GPIO）。
作用
  • 硬件加速：卸载计算密集型任务（如AI推理、视频处理、信号处理），通过并行硬件逻辑加速计算。
  • 自定义外设：实现特殊的硬件功能（如自定义通信协议、信号生成等）。
  • 实时性强：相比PS端的ARM处理器，PL端能更快速、低延迟地响应信号和处理数据。

3. PS和PL的关系

PS和PL是Zynq芯片的两大部分，功能上紧密集成，协同工作。它们通过AXI总线进行通信。

PS与PL之间的交互
  1. 通信协议：
    • AXI Lite：用于低速控制信号传输（如寄存器读写）。
    • AXI Full：用于数据块读写（如DDR访问）。
    • AXI Stream：用于高速流式数据传输（如视频流、数据流）。
  2. 时钟和复位：
    • PS端提供时钟和复位信号给PL端。
  3. 中断机制：
    • PL端可以通过中断信号通知PS端某些事件（如数据处理完成）。
  4. 共享内存：
    • PS和PL共享DDR内存，用于数据交换。
协同工作场景
  • PS端通过Linux系统加载和配置PL端（FPGA bitstream）。
  • PS端通过驱动程序控制PL端的逻辑模块（如向FPGA写入寄存器数据）。
  • PS端负责复杂的协议处理，PL端负责高性能、低延迟的硬件加速。

4. 总结对比：PS vs PL

特点PS端（ARM处理器部分）PL端（FPGA逻辑部分）
硬件组成ARM处理器、外设接口、DDR控制器等FPGA逻辑单元（LUT、DSP、BRAM等）
运行内容操作系统、应用程序、驱动程序用户自定义逻辑（Verilog/VHDL或HLS）
开发工具PetaLinux、Yocto、Baremetal工具链Vivado、HLS工具
功能特点通用计算、复杂控制逻辑、系统任务硬件加速、高速实时任务
典型任务数据管理、协议栈处理、控制PL逻辑图像处理、AI推理、FFT加速、信号处理等
性能特点灵活性高，但性能受ARM指令周期限制高性能并行计算，低延迟
交互方式通过AXI总线与PL部分通信接受PS端控制，输出加速数据

5. 简单类比

可以将PS和PL理解为一个协作的系统：

  • PS端是“指挥官”——负责规划、决策、发出命令。
  • PL端是“工程师”——负责快速、高效地完成特定任务。

通过PS和PL的协作，Zynq芯片能够同时满足复杂计算和高性能硬件加速的需求，是嵌入式开发中的强大工具。

ZYNQ第六章-PS与PL数据交互第一篇
m0_56222647的博客
03-27 6937
写代码的时候需要注意一点，在平时我们使用BRAM时候，如果位宽为32，那么地址加一时候的单位是以4字节为单位，但是在BD里面通过AXI BRAM CTRL去控制BRAM的时候，地址加一对应的是一个byte数据，我们位宽为32，那么写一个数据，地址就应该加32/8，也就是4。读完数据延时5ms后PS端在BRAM地址40-79当中写入40byte数据，一次写入32bit，所以地址一次加4.PL端在BRAM地址0-39写入十个从0开始的递增数据，然后让PS端去读。
FPGA_ZYNQ （PS端）开发流程（Xilinx软件工具介绍）
博客
01-12 8147
Zynq-7000 系列是赛灵思公司推出的一系列全可编程片上系统，基于 Xilinx SoC 架构。这些产品在单个设备上集成了功能丰富的双核 ARM CortexTM-A9 MPCore 处理系统(PS)和 Xilinx 可编程逻辑(PL)，实现了灵活性，可配置性和性 能的完美结合。双核ARM Cortex-A9 MPCore 处理器是PS的核心，它还包括片 内存储器、外部存储器接口和一组丰富的I/O外设。
ZYNQ-PL读写PS端DDR数据
04-23
PL 和PS的高效交互是zynq 7000 soc开发的重中之重，我们常常需要将PL端的大量数 据实时送到PS端处理，或者将PS端处理结果实时送到PL端处理，常规我们会想到使用DMA 的方式来进行，但是各种协议非常麻烦，灵活性也比较差，本节课程讲解如何直接通过AXI总 线来读写PS端ddr的数据，这里面涉及到AXI4协议，vivado的FPGA调试等。
ZYNQ----------PS端入门(二)（配置Uboot启动操作系统）
最新发布
weixin_48080038的博客
02-28 327
首先复制上一节的工程，只添加网口（ethernet0或者1）和sd卡0(或者1)，编译导出（ExportHardware 包含比特流），选择OK即可。通过tftp传输来自ubuntu的文件，所以要在ubuntu配置相应的环境。
ZYNQ：PS和PL
weixin_42614980的博客
01-16 1万+
刚学ZYNQ，看到里面反复提到PS和PL，不知道是什么意思，还以为PS是PhotoShop。 查一查资料才发现PS是programming system 可编程系统的意思 也就是 ARM里面的SOC部分，而PL则是指programmable logic 可编程逻辑，也就是指ARM里面的FPGA部分。 ...
ZYNQ从放弃到入门（八）-PS和PL交互
OpenFPGA的博客
05-10 1万+
之前的几篇文章主要集中在 Zynq SoC 的处理系统 (PS) 方面，包括：使用 MIO 和 EMIOZynq SoC 的中断结构Zynq 私有定时器和看门狗Zynq SoC 的三重定时器计数器 (TTC)然而，从设计角度来看，Zynq SoC 真正令人兴奋的方面是创建一个使用 Zynq 可编程逻辑 (PL) 的应用程序。使用 PL 将任务从 PS 加载到 PL 端，为...
ZYNQ学习之pl和ps接口
热门推荐
灰太狼的小秘密
01-28 3万+
1、PL和PS的接口类型总共有两种： （1）功能接口：AXI、EMIO、中断、DMA流控制、时钟调试接口。 （2）配置接口：PCAP、SEU、配置状态信号和Program/Done/Init信号。这些信号连接到PL内配置模块的固定逻辑上，给PS提供对PL的控制能力。 2、AXI总线：AXI （Advanced eXtensible Interface）本是由ARM公司提出的一种总线协议。用于...
Zynq(音标可以是zɪŋk)中的PS和PL
weixin_44357071的博客
02-26 1100
FPGA中的PS和PL
ZYNQ中PS、PL的含义
Fan_zhaoyang的博客
01-17 2万+
ZYNQ的术语简介，带你快速了解PS、PL、MIO、EMIO、APU、TTC、WDT、SWDT、SCU。
ZYNQ 应用笔记（2）PS/PL接口
姚家湾博客
02-09 4939
ZYNQ 分成所谓的Processing System (PS) 和 Programmable Logic (PL)两个部分。PS就是所谓的硬核，而PL是FPGA。 相比传统的SOC 芯片，ZYNQ 的最大优势在于，除了内嵌的硬核ARM 处理器自带的IO接口之外，能够利用FPGA 自由地构建符合应用需求的IO外设和基于verilog/HDL的算法。这给嵌入式系统设计带来的巨大的灵活性。 在本博文中，我们对PL 构建IO 外设有一个基本的了解，下一篇博文讨论动态部分配置逻辑。 ZYNQ 架构
【芯片设计- RTL 数字逻辑设计入门 番外篇 9 -- SOC 中PL端与PS端详细介绍】
CodingCos的博客
02-08 3284
例如，Xilinx 公司生产的 Zynq-7000 SoC 系列包含了ARM处理器核心（PS，Processing System）和紧密集成的FPGA部分（PL，Programmable Logic）。这种SoC设计允许系统设计者利用PS部分进行通用计算任务，而PL部分则用于实现特定的、可定制的硬件逻辑。相比传统的SOC 芯片，Xilinx 公司ZYNQ 的最大优势在于，除了内嵌的硬核ARM 处理器自带的IO接口之外，能够利用FPGA 自由地构建符合应用需求的IO外设和基于verilog/HDL的算法。
ZYNQ通过PS访问PL端BRAM例程
05-28
在本例程中，在 PL 端设计了 1 个 4KB（位宽 32，深度 1024）的 BRAM。首先， PS 通过 M_AXI_GP 口向 BRAM 中 1024 个地址依次存入 1024 个 32 位的数据。 PS 每向 BRAM 完成写入 1 个 32 位数据后通过 AXI GPIO 输出 1 个 上升沿信号， PL 捕获上升沿后立即将 PS 写入的 32 位数据读出，然后加 2，再存入原地址中。存储完成后， PL 通 过 AXI GPIO 向 PS 输入 1 个翻转信号，每翻转 1 次， AXI GPIO 便向 PS 触发 1 次中断。 PS 触发中断后，再从 BRAM中读出该数据，判断是否被加了 2，若不一致，则报错。
将ZYNQ的EMIO映射到PS端串口1使用
04-06
裸奔ZYNQ7010，使用例程打印Helloworld，主要使用PL端的EMIO，将其映射到PS的串口1上，不停打印Helloworld。约束文件定义的EMIO为T19，R19
ZYNQ AX7020 PL读写PS端 DDR 数据 vivado
01-17
PL 和 PS 的高效交互是 zynq 7000 soc 开发的重中之重，我们常常需要将 PL 端的大量数 据实时送到 PS 端处理，或者将 PS 端处理结果实时送到 PL 端处理，常规我们会想到使用 DMA 的方式来进行，但是各种协议非常麻烦...
ZYNQ仅有PL端逻辑的程序固化_ZYNQ程序固化至flash中_
10-03
ZYNQ SoC由两部分组成： Processing System (PS) 和 Programmable Logic (PL)。PS通常运行Linux操作系统，处理高级计算任务，而PL则可以实现定制的硬件加速器或接口扩展。在只涉及PL端的程序固化场景下，我们主要...
基于ZYNQ的PL端扩展SGMII网口（PS控制）调试经验.pdf
11-25
《基于ZYNQ的PL端扩展SGMII网口（PS控制）调试经验》这篇文章主要介绍了如何在ZYNQ平台上，通过PL端扩展SGMII（Serial Gigabit Media Independent Interface）网口，实现千兆网通信。ZYNQ芯片的PS（Processor System...
FPGA - ZYNQ 基于EMIO的PS和PL交互
博客
04-17 5075
在sdk开发中，sdk软件中提供了一些例程，在学习和开发的过程中可以查看学习这些例程更好的帮助我们学习和开发。
ZYNQ学习笔记（四）：PL与PS数据交互——基于BRAM IP 核的（PS端读写＋PL端读）控制实验
weixin_44852755的博客
11-07 1万+
说起PS、PL数据交互，常见的有IO方式：MIO EMIO GPIO，还有利用BRAM或FIFO等，在上一篇文章ZYNQ学习笔记（三）：PL与PS数据交互—— UART串口+AXI GPIO控制DDS IP核输出实验咱们学会了如何利用AXI GPIO IP核来实现PS（写）与PL（读）的数据交互，那么这篇文章来学习如何使用BRAM~在前面关于BRAM IP核的基础知识应该说的差不多了，那么我该怎么去写一个模块，能让它读出BRAM 0地址处的32位（4字节）的数据呢？input clk,
PYNQ（zynq） PS端+PL端gpio使用 实现软件驱动按键点led灯
qq_35608277的博客
03-13 7157
PS端和PL端是通过AXI总线 AXI AXI4：（For high-performance memory-mapped requirements）主要面向高性能地址映射通信的需求，是面向地址映射的接口，允许最大256轮的数据突发传输。 AXI4-Lite：（For simple, low-throughput memory-mapped communication）是一个轻量级的地址映射单次传输...
ps端和pl端信息交互代码
05-14
PS端和PL端之间的信息交互可以通过FPGA的IO口完成。在PL端，可以通过Vivado软件来配置FPGA的IO口。在Vivado中，可以使用IP Integrator界面来添加IP核，例如AXI GPIO，用于实现FPGA的IO口。在PS端，可以使用Linux系统提供的GPIO驱动程序来与FPGA的IO口进行通信。 以下是一个简单的示例代码，用于在PL端设置一个GPIO输出，并在PS端读取该GPIO的状态： PL端代码： ```verilog // 定义一个输出端口 module top( input clk, output reg gpio ); // 设置输出端口的默认值 always @(posedge clk) begin gpio <= 0; end endmodule ``` PS端代码： ```c // 导入必要的头文件 #include <stdio.h> #include <stdlib.h> #include <fcntl.h> #include <unistd.h> #include <sys/mman.h> // 定义FPGA的IO口地址和偏移量 #define GPIO_BASE_ADDR 0x40000000 #define GPIO_OFFSET 0x10 // 主函数 int main(int argc, char **argv) { // 打开/dev/mem文件 int mem_fd = open("/dev/mem", O_RDWR | O_SYNC); if (mem_fd < 0) { printf("Failed to open /dev/mem\n"); return -1; } // 映射FPGA的IO口到用户空间 void *gpio_base = mmap(NULL, GPIO_OFFSET + 4, PROT_READ | PROT_WRITE, MAP_SHARED, mem_fd, GPIO_BASE_ADDR); if (gpio_base == MAP_FAILED) { printf("Failed to mmap IO region\n"); return -1; } // 从映射后的地址中获取GPIO的地址 volatile unsigned int *gpio_ptr = (volatile unsigned int *)(gpio_base + GPIO_OFFSET); // 设置GPIO为输出 *gpio_ptr &= ~(0x1 << 0); // 将GPIO输出设置为高电平 *gpio_ptr |= (0x1 << 0); // 读取GPIO的状态 unsigned int gpio_value = (*gpio_ptr >> 0) & 0x1; printf("GPIO value: %d\n", gpio_value); // 解除地址映射 munmap(gpio_base, GPIO_OFFSET + 4); // 关闭/dev/mem文件 close(mem_fd); return 0; } ``` 这段代码中使用了Linux系统提供的mmap函数将FPGA的IO口映射到用户空间中，然后通过对GPIO地址的读写来实现对FPGA的IO口的控制和状态读取。注意，在使用mmap函数时，需要在程序运行时以root权限运行。
评论 28
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

七贤岭双花红棍

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值