FPGA边沿检测

---

边沿检测

其实边沿检测很简单，如下图所示：

该波形中 ，w为输入信号，，检测输入信号的上升沿。则需要两个变量，一个是curr，另一个是next(应该定义成last)，curr及就是将输入信号直接存下来 ，next为打一拍，利用时序电路的特点，将信号后延一个时钟周期。则如果检测的是上升沿，那么输出信号就是curr & ( ~ next)。相反，如果想检测的是下降沿，那么输出信号就应该是( ~ curr) & next。这样以来，就可以达到要求。