FPGA之FIFO读写数据（发送接收模块，当发送模块检测到FIFO为空时，开始写入数据，当FIFO为满时，读出数据）

已于 2022-10-04 12:31:39 修改
阅读量2.4k 收藏 15
点赞数 3
分类专栏： FPGA之quartus和modelsim学习 文章标签： fpga verilog
于 2021-09-16 13:57:01 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_43811597/article/details/120327387
版权

1.c创建FIFO的IP核

在IP catalog里面搜索FIFO并双击，保存为my_fifo

在IP catalog里面搜索FIFO并双击，保存为my_fifo

然后一直点击next

然后一直点击next

读和写的full和empty都要√上，不然后面定义要出错

读和写的full和empty都要√上，不然后面定义要出错

勾选inst文件

勾选inst文件

2.对FIFO进行写入操作

3.对FIFO进行读出操作

4.顶层文件的编写及rtl结构图

5.测试文件的编写

6.仿真结果

工程文件上传至qq群：868412045

坚持每天写程序
关注
  • 3
    点赞
  • 踩
  • 15
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Verilog实现FIFO专题（3-同步FIFO设计）
CLL_caicai的博客
02-27 5651
FIFO根据输入输出时钟是否一致，分为同步FIFO与异步FIFO。同步FIFO中，读写控制信号以及数据均处于同一时钟域，满足STA分析时一般不会出现亚稳态等不稳定情形；而对于异步FIFO，读写相关信号处于不同时钟域，信号的不同步可能会导致亚稳态，导致FIFO工作异常，设计较为复杂；
【FPGA】串口通信UART
weixin_45888898的博客
01-17 2188
文章目录一、UART串口通信一、基本概念二、串口数据三级目录 一、UART串口通信 一、基本概念 串口是串行接口（serial port）的简称，也称为串行通信接口或COM接口。 串口通信是指采用串行通信协议（serial communication）在一条信号线上将数据一个比特一个比特地逐位进行传输的通信模式。 串口按电气标准及协议来划分，包括RS-232-C、RS-422、RS485等。 RS-232-C、RS-422、RS485的区别 二、串口数据 起始位：0 数据位：6/7/8位数据 奇偶校
FIFO实验
最新发布
weixin_50628347的博客
05-26 301
本实验简单地使用 fifo 跨时钟域传输多 bit 数据，以 100M 的时钟依次向 fifo 中写入 1-200 这 200 个数，然后再以 200M 的时钟从 fifo 中把数据读出，验证数据是否写入，然后继续写入 1-200 这 200 个数，然后在继续读出 200 个数，如此这样读写循环。让我们初步理解 fifo 的时序。
基于FPGA的FIFO读写实验
weixin_42746219的博客
02-19 2777
FIFO简介： FIFO_IP核的配置
FPGA学习笔记：数据采集传输系统设计（四）：FIFO IP核调用与仿真波形解读
李敏儿oc的博客
08-25 1884
Quartus II18.0的FIFO IP核调用与仿真。
基于FPGA的内部IP核fifo信号仿真
Headogerz的博客
08-21 2125
1.fifo为先进先出的ip核，与ram的不同的是，fifo只读一次。      将fifo放到一个模块中，利用测试模块产生fifo所需要的信号，这次调取的fifo ip核主要有输入数据、写使能信号、读使能信号，以及、数据空状态、数据满状态这5个输入信号，这些信号需要在测试模块中产生。fifo的写使能处于高电平状态、时钟采集沿就会采集数据。 2.fifo模块程序，调用ip核对于ise要在工程中...
Xilinx FIFO IP核仿真没有数据输出和空满信号错误的解决
Nessaj Heng
11-23 8158
Xilinx FIFO IP核仿真没有数据输出和空满信号错误的解决    工程：使用生成的IP核，调用Modelsim仿真，但是问题出现了，仿真没有数据输出和空满信号错误的解决，输出为高阻态'Z'。如下图： 如图，空empty、满full、dout数据不变化。 原因： ISE自动生成了.do文件仿真，本放着生成的.do代码如下： 问题出现在24行。编译了F
fpga利用FIFO存储高速ADC数据
热门推荐
weixin_42354123的博客
08-03 1万+
fpga利用FIFO存储高速ADC数据 分类： 嵌入式2016-05-16 10:39:34 因为工作原因，需要设计一个波形显示的东西。总体架构就采用了STM32+FPGA+ADC.就是利用ADC采集正弦信号，然后将采集到的数据放到FPGA的FIFO里面，接下来，STM32通过和FPGA进行数据通信，将FIFO里面的数据全部读取，然后STM32控制液晶显示器，将读取的数据以波形的形式...
FIFO.rar_FIFO 数据 FPGA_fifo_fifo 读使能_out
09-21
例如，当写使能信号为高时，数据可以从输入数据总线（in_data）写入FIFO；而读使能信号为高时，数据可以从FIFO读出到输出数据总线（out_data）。这种控制方式可以避免在读写过程中发生数据冲突。 同时，FIFO还需要...
FIFO.rar_FPGA传输数据_fifo fpga verilog_fifo 缓存数据_verilog缓存数据_数据缓存FI
09-22
4. **控制逻辑**：控制逻辑负责根据FIFO的状态调整读写操作，例如，在FIFO为空时禁止读操作，满时禁止写操作。此外，还需要处理读写指针的溢出情况。 5. **接口设计**：设计合理的读写接口，包括数据输入/输出信号...
fifo.zip_fifo仿真测试_fifo读写例程_fpga FIFO_yjavg_com_测试例程
09-24
- 读操作：当需要读取数据时，读指针加一，返回对应地址的存储单元数据。若读指针追上写指针，表示FIFO空，不能继续读取。 4. FIFO仿真测试： 为了确保FIFO功能的正确性，FPGA设计者会进行仿真测试。这通常涉及以下...
ALTERA FPGA IP FIFO 8bitX8 FIFO读写测试Verilog源码工程文件.zip
03-14
ALTERA FPGA IP FIFO 8bitX8 FIFO读写测试Verilog源码工程文件， FPGA型号Cyclone4E系列中的EP4CE10F17C8，Quartus版本18.0。 module ip_fifo( input sys_clk , // 时钟信号 input sys_rst_n // 复位信号 ); //...
异步FIFO在FPGA与DSP通信中的运用
08-07
当读写指针完全相同时，FIFO为空。 为了减少亚稳态的影响，设计者可能会选择使用格雷码表示读写指针，因为格雷码相邻的两个编码只有一位不同，这降低了在同步过程中产生亚稳态的概率。另一种常见的做法是通过两级D...
FPGA之FIFO详解，缓冲不定长报文
wandou0511的博客
02-12 4159
在项目开发中经常会遇到不定长报文的处理，典型的有modbus rtu等等，对于STM32端，有过工作经验的朋友，基本都会去选择比如空闲中断+dma，因为非常适合实现不定长报文的接收，如果本身带有freertos等轻型操作系统，那么在实际项目工作中则需要考虑到消息队列的设计和缓存，那么对于FPGA端，我们应该如果去如何去缓存一帧不定长的报文呢，在这篇博客里，笔者通过一个练习举例为大家说明，在FPGA设计中常用到的缓存不定长报文的方法，其本身也具有一定的普遍性。 设计一个模块包含...
单片机C语言软件FIFO 深度可调 适合串口收发
BH5HPD的博客
03-10 627
100行代码搞定超级简单的数据收发FIFO，可用于485、串口、SPI等
同步fifo的串并_同步FIFO学习笔录--
weixin_39856630的博客
12-20 177
同步FIFO学习1、撰写缘由这几天在初步学习verilog，学习到了同步FIFO，写点东西记录一下，写写心得体会和大家一起交流学习，中间有不对的地方希望大家能多多包涵，欢迎指正，共同进步。学习时主要参考：https://www.cnblogs.com/SYoong/p/6108780.html，感谢大神的分享。本文与参考有些不同，其中我自己认为有些需要改动的地方，若不对，多多指正。其实同步FIFO...
记录下今天调试USB读取FIFO函数遇到的问题
jiujiujiuqiuqiuqiu的博客
07-20 1954
一、问题描述 1.for(i=0;i 先打印出来fifoep0的数据是 80 0 80 0 dd 0 50 81 for(i=0;i 接着打印pbuf数据是 0 2 12 20 11 20 0 0 ；同样的代码 我不打印fifo值直接打印pbuf则pbuf数值是 80 0 80 0 dd 0 50 81 2.for(i=0;i先打印出来fifoep0的数据是 80 6 0
基于FPGA的光口通信开发案例
baidu_34971492的博客
01-22 5375
前 言自著名华人物理学家高锟先生提出“光传输理论”，实用化的光纤传输产品始于1976年，经历了PDH→SDH→DWDM→ASON→MSTP的发展历程。本世纪初期，ASON/OADM 技术...
FPGA——FIFO
a17377547725的博客
10-20 2718
FPGA——FIFO
FPGA用串口发送数据到FIFO
05-25
要将FPGA通过串口发送数据到FIFO，需要按照以下步骤进行操作： 1. 首先需要在FPGA中设置一个串口发送的模块，该模块可以通过一些输入信号，如时钟信号和数据信号等，将要发送的数据打包成一个完整的数据包并发送出去。 2. 然后需要在FPGA中设置一个FIFO缓冲区，用于接收来自串口的数据。该FIFO缓冲区需要包含数据的读写指针，以及一些控制信号，如写使能和读使能等。 3. 将串口发送模块和FIFO缓冲区连接，在串口发送模块中设置一个发送使能信号，当发送使能信号有效时，串口发送模块会将数据发送到FIFO缓冲区中。 4. 在上位机中，需要编写一个串口接收程序，用于接收FPGA发送的数据。该程序需要设置串口波特率、数据位、停止位等参数，并且需要不断地读取串口接收缓冲区中的数据。 5. 在上位机程序中，将接收到的数据写入到一个文件中，并且需要不断地读取该文件中的数据，并进行处理。 通过以上步骤，就可以实现FPGA通过串口发送数据到FIFO的功能。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值