VHDL经验贴(长期更新)

vhdl状态机逻辑正确,但就是进不去?

 找了很久原因,结果是状态机名称没对上,但因为也定义了,就没有报错,代码要检查仔细啊,家人们!还有一个原因是时钟有没有作用,可以用ila去看一看,前提是ila时钟要比状态机时钟快

当然,之前还有一个问题是,状态机状态过多,我上次一共有10个状态,很容易卡进一个状态里出不来,然后把状态减少一点后,情况会好转

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值