xilinx vivado PULLMODE 设置思路

1.xilinx 引脚分类

Xilinx IO的分类：

以XC7A100TFGG484为例，其引脚分类如下：

1.User IO(用户IO)：用户使用的普通IO

1.1专用(Dedicated)IO：

命名为IO_LXXY_# 、IO_XX_#的引脚，有固定的特定用途，多为底层特定功能的直接实现，如差分对信号、关键控制信号等，不能随意变更。

1.2多功能(Multi-Function) IO：

命名为IO_LXXY_ZZZ_# 、IO_XX_ZZZ_#的引脚，同时有多个特定功能（ZZZ部分表示特定的功能），未被使用时可以用作普通I/O引脚。

2.Configuration IO(配置IO)：用于FPGA配置和初始化

2.1专用(Dedicated)IO：仅用于配置和初始化，不能复用为其他功能。

1. CCLK：配置时钟引脚
2. INIT_B：初始化引脚
3. DONE：配置完成引脚
4. M0, M1, M2：配置模式选择引脚
5. TCK：JTAG时钟引脚
6. TDI：JTAG数据输入引脚
7. TDO：JTAG数据输出引脚
8. TMS：JTAG模式选择引脚
9. PROGRAM_B：配置模式启动引脚

2.2多功能(Multi-Function)IO：在配置期间有特定功能，配置完成后可作为普通IO使用。

1. D00 through D31：配置数据引脚IO_L1P_T0_D00_MOSI_14  IO_L2P_T0_D02_14
2. ADV_B：BPI Flash地址有效输出 IO_L15N_T2_DQS_ADV_B_15
3. A00 through A28：BPI地址输IO_L20N_T3_A19_15  IO_L19N_T3_A21_VREF_15
4. RS0 or RS1：修订选择输出 IO_L24P_T3_RS1_15
5. FCS_B：BPI和SPI Flash片选 IO_L6P_T0_FCS_B_14  
6. FOE_B：BPI Flash输出使能  IO_L23P_T3_FOE_B_15
7. MOSI：SPI Flash命令输出   IO_L1P_T0_D00_MOSI_14  
8. FWE_B：BPI Flash写入使能  IO_L23N_T3_FWE_B_15  
9. DOUT：串行菊花链配置数据输出  IO_L15N_T2_DQS_DOUT_CSO_B_14
10. CSO_B：并行菊花链片选输出  IO_L15N_T2_DQS_DOUT_CSO_B_14
11. CSI_B：SelectMAP片选输入    IO_L16P_T2_CSI_B_14
12. PUDC_B：配置期间内部上拉电阻使能  IO_L3P_T0_DQS_PUDC_B_14
13. RDWR_B：SelectMAP数据总线方向控制  IO_L15P_T2_DQS_RDWR_B_14   
14. EMCCLK：外部主配置时钟  IO_L3N_T0_DQS_EMCCLK_14  

3.Power/Ground Pins（电源/接地引脚）

3.1专用(Dedicated)IO：

1. GND：地引脚
2. RSVDGND：保留接地引脚
3. VCCAUX：辅助电源引脚
4. VCCAUX_IO_G#：辅助I/O电源引脚
5. VCCINT：内核电源引脚
6. VCCO_#：输出驱动器电源引脚（每个Bank）
7. VCCBRAM：逻辑块RAM电源引脚
8. VCCBATT_0：解密器密钥存储备份电源引脚
9. VREF：输入阈值电压引脚

4.Analog to Digital Converter (XADC) Pins（模数转换引脚）

4.1专用(Dedicated)IO：

1. VCCADC_0：XADC模拟正电源引脚
2. GNDADC_0：XADC模拟地引脚
3. VP_0：XADC专用差分模拟输入（正端）
4. VN_0：XADC专用差分模拟输入（负端）
5. VREFP_0：1.25V参考输入
6. VREFN_0：1.25V参考地

4.2多功能(Multi-Function)IO：

1. AD0P through AD15P：XADC差分辅助模拟输入（正端）  IO_L1P_T0_AD0P_15    IO_L3P_T0_DQS_AD1P_15
2. AD0N through AD15N：XADC差分辅助模拟输入（负端） IO_L1N_T0_AD0N_15   IO_L3N_T0_DQS_AD1N_15