FPGA学习(1)-mux2，2选1多路器

重庆浪哥不太能吃辣

已于 2024-09-26 16:46:27 修改

阅读量758

点赞数 16

分类专栏： FPGA学习记录文章标签： fpga开发学习

于 2024-09-26 11:50:39 首次发布

本文链接：https://blog.csdn.net/dl_666888/article/details/142412404

版权

FPGA学习记录专栏收录该内容

2 篇文章 0 订阅

订阅专栏

买的小梅哥店铺的开发板：xc7z020clg400

看的小梅哥的视频：03C _基于ZYNQ 的FPGA设计流程——二选一多路器板级验证_哔哩哔哩_bilibili

本贴为记录从0开始学习FPGA的过程。

1 开发板配套资料

1.1学习网址和资料网址

【产品资料】【Zynq开发板】小梅哥ACZ702开发板全套资料下载 - ACZ702开发板 - 芯路恒电子技术论坛 - Powered by Discuz! (corecourse.cn)

先看数字逻辑设计与验证课程：https://www.bilibili.com/video/BV1zw41117HS/

再看嵌入式裸机设计和开发教程： https://www.bilibili.com/video/BV1Ra411q7ww

拿到开发板先看这个文档：01_【用户手册】ACZ702型Zynq SoC FPGA开发板用户手册V2.0.19 进行相关验证与测试。

进行数字逻辑设计时，先看视频，配合02_【逻辑教程】基于HDL的FPGA逻辑设计与验证教程V3.5.2 进行学习

在拿到开发板后，按照01_【用户手册】对开发板各项功能进行了测试，发现在测试某些项时需要连接DC电源才能成功，所以在学习时尽量把DC电源接上。在测试WIFI模块时，安卓手机开热点能成功，苹果不行。

2.创建工程文件

2.1创建过程

1.Quick start—creat project-创建工程名及存放路径。勾选Create project subdirectory，其作用是工程自动创建相关路径，点next/finish。

2.选择 RTL 类型的工程，勾选 Do not specify sources at this time，不在设计创建阶段进行添加源文件。

3.选择开发板型号9（这里开发板型号选错了，是7020，导致后面出现“program_hw_devices' failed due to earlier errors.”的问题。

4. 添加源文件

命名source的名字，与工程名一致。剩余其他地方都点ok或者finish。

2.2写程序及仿真测试

2.2.1 写程序生成电路

在mux2_1下写程序，assign类似于赋值，int a=之类的。

点击 Open Elaborated Design，可以看到相关电路。

2.2.2仿真

添加仿真源文件

tb代表test bench文件，没有端口信号，就像一个测试平台，把那些要测试的东西放在上面。

tb处的代码如下：

`timescale 1ns / 1ps 
 //1ns：例如#20，是在仿真的时间线上延时20个ns。1ps：代表可以延时的经度，例如#20.001ns

module mux2_tb();
reg s0;                         //随时需要修改值的地方使用reg来定义
reg s1;
reg s2;
wire mux2_1out;
mux2_1 mux2_1_inst0(              
    .a(s0),                      //例化，让a端口连接至s0
    .b(s1),
    .sel(s2),
    .out(mux2_1out)
);

initial begin
    s2=0;s1=0;s0=0; //sel=s2=0,out=a=s0=0;
    #20;
    s2=0;s1=0;s0=1;//sel=s2=0,out=a=s0=1
    #20;
    s2=0;s1=1;s0=0;//sel=s2=0,out=a=s0=0
    #20;
    s2=0;s1=1;s0=1;//sel=s2=0,out=a=s0=1
    #20;
    s2=1;s1=0;s0=0;//sel=s2=1,out=b=s1=0
    #20;
    s2=1;s1=0;s0=1;//sel=s2=1,out=b=s1=0
    #20;
    s2=1;s1=1;s0=0;//sel=s2=1,out=b=s1=1
    #20;
    s2=1;s1=1;s0=1;//sel=s2=1,out=b=s1=1
    #20;
end
endmodule

“品”代表仿真顶层，要将mux2_tb放在顶层。