RISV-Reader小结

最新推荐文章于 2023-06-26 17:08:33 发布
最新推荐文章于 2023-06-26 17:08:33 发布
阅读量759 收藏 5
点赞数 1
分类专栏： RISCV 文章标签： risc-v
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_44495904/article/details/127215060
版权

V1.0：初始版本

时间：2021-10-20

最近看完了RISV-Reader，打算总结回顾以下。

可以在官方下电子版本。

网址：

http://riscvbook.com/chinese/RISC-V-Reader-Chinese-v2p1.pdf

特点或优点

  1. 开源
  2. 模块化
  3. 简介
  4. 易于编程连接（其实我觉得就是寄存器多）

寄存器

RV有32个通用寄存器，命名：x0-x31

  • x0：硬件连线为0

  • x1：ra 存返回地址

  • x2：sp 栈指针

  • x3、x4：分别为全局指针和线程指针

  • x5-x7：为临时寄存器、别名t0-t3

  • x8-x9：保留寄存器、别名s0-s1

  • x10-x17：参数寄存器、保存函数参数和返回值、别名a0-a7

  • x18-x27：保留寄存器、别名s2-s11

  • x28-x31：保留寄存器、别名t3-t6

函数调用规范

对于保留寄存器：子程序要保持运行前后的值不变。

x1-x4：用作特殊功能的寄存器不要改动

临时、参数寄存器随意使用；a0-a1用来保存返回值

标准函数入口出口

funx:
	addi sp,sp,-framesize		# 分配栈帧
	
	sw ra,framesize-4(sp)		# 保存返回地址
	#其他寄存器按需保存
	# ...  函数体
	lw ra,framesize-4(sp)		# 恢复 ra
	addi sp,sp,framesize		# 释放栈帧空间
	ret

指令集

为什么说RISCV模块化呢，因为出了基础指令集、其余都是可选项，易于拓展和定制

书中介绍了以下的指令集：

  1. RV32I：基础整型指令集
  2. RV32M：乘除法指令集
  3. RV32F/D：单双浮点指令集
  4. RV32A：原子指令集
  5. RV32C：压缩指令集
  6. RV32V：向量指令集
  7. RV64G：64位通用指令集

RV32I

指令集图示如下、可以看到指令比较少：

RV32I

RV32I的指令可以分成6种指令格式：

  1. R：寄存器与寄存器操作的指令
  2. I：短立即数和访存Load操作的指令
  3. S：访存Store指令
  4. B：分支指令
  5. U：长立即数指令
  6. J：无条件转跳指令

他们的编码方式如下：

指令格式

源寄存器最多可以有2个，命名为rs1以及rs2。

目标寄存器最多有1个，命名为rd。

具体指令布局如下：

整型指令布局

整型指令布局

整型指令布局

RV32M

指令集图示如下：

乘除法指令集

指令布局图示如下：

乘除法指令布局

rem指令是求余数。

因为2个32位相乘可以得到一个64位的成绩；mulh、mulhu用于计算乘积的高32位

RV32FD

指令集图示如下：

乘除法指令集

基本上前面 I、M的指令对应的指令 就是 在前面加个f、然后后缀加 .s（单精度）或 .d（双精度）

指令布局图示如下：

乘除法指令集1
乘除法指令集2

浮点寄存器布局

浮点寄存器通用有32个

  1. f0-f7：浮点临时寄存器、别名ft0-ft7
  2. f8-f9：浮点保留寄存器、别名fs0-fs1
  3. f10-f17：浮点参数寄存器、别名fa0-fa7
  4. f18-f27：浮点保留寄存器、别名fs2-fs11
  5. f28-f31：浮点临时寄存器、别名ft8-ft11

浮点状态寄存器

状态寄存器

状态控制寄存器。

frm是控制浮点的舍入模式的。

  1. b000：向最近偶数舍入
  2. b001：向0舍入
  3. b010：向下舍入
  4. b011：向上舍入
  5. b100：向最近最大值舍入

浮点和整型转换

转换指令

看后缀就好了。

.x.y：to x from y

如：.s.w：to signal from word：从有符号整型转单浮点

​ .wu.d：to unsigned word from double：从双精度浮点转无符号整型

浮点和整型搬运

  1. x -> f寄存器：fmv.x.w
  2. f->x寄存器：fmv.w.x

RV32A

原子指令

原子指令集

看指令名就直到啥功能了、不过多解释了。
原子指令集

RV32C

压缩指令

主要是为了省内存、将一部分指令压缩成16bit

在压缩指令中、只能使用10个常用的寄存器（a0-a5、s0-s1、sp、ra）

压缩指令集

note:

c.addi16sp：sp = sp + imm*16

c.addi4sp：sp = sp + imm*4

压缩指令集1

压缩指令集2

压缩指令集3

RV32V

RV32V有32个向量寄存器、以v开头。

但是每个寄存器宽度不确定、取决于设计者。

如：给向量寄存器分配的4096字节空间、那这32个寄存器就可以可以组成16个64位元素或32个32位元素或64个16位元素。

还可以禁止未使用的寄存器、如1024字节、仅使用2个64位的寄存器、则每个寄存器就有512字节（64个元素）

向量指令集

后缀：.vv、.vs、.sv、.vvv、.vvs等的后缀的意思

其主要表示：操作数的类型；

  1. .vv：表示第一第二个操作数都是向量
  2. .vs：表示第一个操作数是向量、第二个操作数是标量

以此类推。

标量意味着该数据来源于x或f寄存器

RV32V的指令未最终确定、所以没有指令布局图

寄存器

  1. mvl：最大向量长度寄存器（一次最大能运算的长度）
  2. vl：向量长度寄存器、控制向量的长度(当前运算的长度)
  3. vpi：8个谓词寄存器
  4. vsetdcfg：用来配置寄存器的类型，是16位的浮点还是8位的等…

vsetdcfg

向量配置寄存器

例子：计算 y = a*x + y（x、y是向量）

	li 				t0,2<<25
	vsetdcfg		t0			;使能2个64bit的向量寄存器
loop:
	;a0 是剩余未运算的长度 t0是当前已运算的长度(byte)
	;t1是当前已运算的长度(double word)
	setvl	t0,ao				;vl = min(mvl,a0)
	vld		v0,a1				;load x
	vld		v1,a2				;load y
	
	slli	t1,t0,3				;t1 = t0*8

	vfmadd	v1,v0,fa0,v1		;v1 = v0*fa0 + v1(y = a*x + y)
	sub		a0,a0,t0			;a0 -= t0(vl)
	vset	v1,a2				;保存计算结果到 y 
	
	add		a1,a1,t1			;x往下移
	add 	a2,a2,t1			;y往下移
	
	bnez	a0,loop
	ret

RV64

基本上是在RV32原有的指令上添加字和双字指令（也就是后缀.w和.d）

在上面RV32指令额外拓展的指令如下图所示：

RV64I

RV64M

RV64A

RV64F

RV64D

RV特权架构

3种特权模式：

  1. 用户模式
  2. 监管者模式
  3. 机器模式

权限由高到低：机器>监管者>用户

异常

所有的中断和异常都在机器模式下处理。

但是机器模式可以委托中断或异常给监管者模式处理（因为Linux这种内核是S模式、需要接管一部分中断）

RISV-C支持2类中断：

  1. 局部中断：是指直接与hart相连的中中断、可以通过[m|s|u]cause直接获取中断类型；目前只有2种标准中断：计时中断和软件中断
  2. 全局中断：实际就是外部中断、与PLIC相连，经过仲裁后送入内核的中断控制器

CLINT模块

内核局部中断控制器（Core Local Interrupts Controller）

用于产生计时中断和软件中断，是一个地址映射的模。

占用64K内存空间（低27位固定、高位由具体SOC确定）。

下面是全志D1(C906)的CLINT寄存器视图
C906的clint

PLIC模块

类似于ARM的NVIC模块、专门管理外部中断。

机器模式寄存器

  • mtvec：中断向量地址，定义的异常入口程序的基地
  • mepc：发生异常的指令
  • mcause：指示异常的种类，表明是什么事件造成异常
  • mie：中断使能位、设置能响应的中断
  • mip：中断标志位、指示当前正在处理的中断
  • mtval：保存陷入(trap)附加信息；地址异常中出错的地址、非法指令异常中指令本身，其他异常为0
  • msctratch：暂存寄存器
  • mstatus：存放全局中断使能位、以及许多其他状态
  • mideleg：机器中断委托寄存器，将响应的位置1就会将该中断委托给S模式的异常处理程序。sip和sie只有被委托的中断对应的位能读写，其他始终为0

S模式也有类似的SIE、SIP等寄存器

处理过程

进入异常\中断

  1. 更新mepc：如果是中断，则存的是下一条指令的地址；如果是异常，则是当前指令地址
  2. 更新mcause：根据异常的类型更新mcause
  3. 更新mtval：某些异常需要将信息写入到mtval
  4. 更新mstatus：
    1. 将异常发生前的MIE保存到MPIE；MIE设为0（失能中断）
    2. 将异常发生前的特权级保存到MPP；然后将当前模式设置为M
  5. 转跳到mtvec定义的入口地址执行代码

退出异常

当异常程序处理完后、最后会调用mret指令来退出异常程序。

MRET会执行如下操作：

  1. 恢复mepc到pc；
  2. 更新mstatus：将异常发生前的mstatus状态恢复

小结

​ 从上面进入异常可以看到、是会关中断的，所以RV硬件上是不支持中断嵌套的，需要从软件上进行支持：

具体操作为：

  1. 在异常函数执行前，开中断
  2. 保存上下文(还得保存mstatus、因为可能会发生中断嵌套)
  3. 执行异常服务程序
  4. 关中断
  5. 恢复上下文

虚拟内存

S模式提供一个传统的虚拟内存系统。

访问未映射或权限不足的页都会导致页错误异常(pase fault exception)

页表项如下：

页表项

以下是不同位域的功能：

  • V：该PTE是否有效，V=1有效
  • R、W、X：是否可读、可写、可执行；如果都=0，表示该PTE指向下一级页表
  • U：是否是用户页表；U=0，U模式不能访问这个页面
  • G：表示这个映射是否对整个虚拟空间有效
  • A：上次A被清除后、该页面是否被访问过
  • D：上次D被清除后、该页面是否被弄脏（如被写入）
  • RSW：留给操作系统使用
  • PPN：物理页号；若该PTE是叶子节点，则PPN是物理地址的一部分，否则是下一级页表的地址

转换过程（Sv32为例）：

地址转换示例

心情复杂i
关注
  • 1
    点赞
  • 踩
  • 5
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
2018《RISC-V Reader》中文版v2p1.pdf
07-28
2018《RISC-V Reader》中文版v2p1。学习RISC-V的中文资料
RISC-V Reader 笔记（七）RV64，特权架构，未来可选扩展
jtwqwq的博客
09-21 688
学习自书籍：RISCV Reader
RISC-V Reader 笔记（一）RISC-V 的意义
jtwqwq的博客
06-22 559
学习自书籍：RISCV Reader
RISC-V Reader 笔记（三）RISC-V 汇编
jtwqwq的博客
06-26 900
学习自书籍：RISCV Reader
RISC-V 中文手册 V2P1
qq_40037872的博客
05-12 6433
Risc-v的中文文档： http://crva.ict.ac.cn/documents/RISC-V-Reader-Chinese-v2p1.pdf
二、RISC-V SoC内核注解——译码 代码讲解
weixin_42294124的博客
03-06 5962
tinyriscv这个SoC工程的内核cpu部分，采用经典的三级流水线结构进行设计，即大家所熟知的：取值—>译码—>执行三级流水线。 上一篇博文中注释了取值模块，现在来介绍译码模块： 目录 1. 译码模块的整体介绍 2. RISCV指令RV32I、RV32M介绍 3. 译码模块的注解 3.1 id.v（组合逻辑电路） 3.2 id_ex.v（时序逻辑电路） 1. 译码模块的整体介绍 RISC-V内核的译码部分：涉及到id.v、id_ex.v、ctrl.v、clint.v、...
risv-gnu-toolchain-master.zip
10-18
嵌入式开发riscv,亲测有效。 基于riscv指令集的交叉编译工具，更加方便快捷开发riscv架构硬件
RISC-V:FPGA模块项目
03-06
RISC-V项目 首先，我们将实现这个表示代表Reg-Reg ALU指令的数据路径的sheme。 每个框将具有其VHDL代码的每个目录
riscv-spec-v2.2.rar_RISCV手册_peacenqg_risc-v_riscv 手册_riscv-spec-
07-13
riscv手册，含基本部分与拓展部分，以及全指令集
window中 riscv 工具链 risc64-unknow-elf-工具链.zip
08-11
找了好久，在window 上编译好的工具链 直接加载eclipse 就可以用了， 拖到cmd中双击自动下载
RISC-V-Reader-Chinese-v2p1.pdf
04-28
中文版的RISC-V手册，RISCV正在蓬勃发展，刚开始接触Verilog，研究研究，说不定以后用得上。
RISC-V-Reader-Chinese-v2.3p1.pdf
11-05
RISC-V 中文资料，原版的资料中有一些错误， 这里对错误做了一些更改
RISC-V-Reader-Chinese-v2p1.zip_risc-v_risc-v reader_weightvl2
07-15
RISC-V 芯片设计规范,很有参考价值，开源芯片设计必备参考资料，希望对大家有帮助。
RISC-V-Reader-Chinese-v2p1.zip
09-05
【The RISC-V READER】中文版 v2.1 欢迎！ RISC-V 自 2011 年推出以来迅速地普及。我们认为一个精简的程序员指南将进一步促进 它的发展，并促使新人理解为什么它是一个有吸引力的指令集，以及它与传统指令集架构 (ISA)的不同。 我们的灵感部分来源于其它指令集架构书籍，但我们希望 RISC-V 自身的简洁性能让我 们写得比 See MIPS Run 一类 500 多页的详尽书籍少很多。我们把全书的长度控制到了前述 的三分之一，至少在这个意义上我们成功了。实际上，介绍模块化 RISC-V 指令集的每个组 成部分的十章只用了 100 页——即便为了有助于快速阅读，平均每页用到了一张图片（一共 75 张）。 在解释指令集设计的原理之后，我们将阐述 RISC-V 架构师在设计指令集的时候，如何 在过去 40 年的指令集的基础上取其精华，去其糟粕。要评判一个指令集架构，不仅要看它 包括了什么，而且要看它省略了什么。 随后我们会按顺序介绍这个模块化架构的每个组成部分。每一章都会包含一个用 RISCV 汇编语言写成的程序，这是为了展示那一章所述的指令的用法，这样有助于汇编语言程序 员学习 RISC-V 汇编。有时，我们还会列出用 ARM，MIPS 和 x86 写成的同样的程序，从而 突出 RISC-V 在简洁性，以及成本、功耗、性能方面的优势。 为了增加本书的趣味性，我们在页边加入了将近 50 个侧边栏，这里面放了一些有关书 中内容的评论，希望它们能带来一些乐趣。我们还在页边放了大约 75 个图片，用于展示设 计良好 ISA 的例子。（我们充分利用了侧边的空间！）最后，对于那些愿意钻研的读者，我们 在全书中加入了大概 25 段补充说明。如果你对某个主题感兴趣，可以深入研究这些可选部 分。略过这些部分不会影响对书中的其他内容的理解，所以如果你对他们不感兴趣的话，尽 管跳过它们。对于计算机体系结构爱好者，我们援引的 25 篇论文和书籍能够开阔你的视野。 在写这本书的过程中，我们从它们当中学到了很多东西！
RISC-V-Reader-Chinese-v2p1_编译器_risc-v_
09-30
RISC-V的handbook中文版，做编译器后端的必备资料
RISC-V debug手册中文版
11-20
RISC-V Debug 手册中文版 RISC-V 是一个开源的指令集架构（ISA），它提供了一个高度可扩展的架构，可以满足不同的应用需求。RISC-V Debug 手册中文版是 RISC-V 官方提供的一个 Debug 手册，旨在帮助开发者和测试者...
计算机架构总结笔记（2）
qq_52201307的博客
03-09 3473
计算机架构----机器码和汇编语言 引入--汇编语言的产生 如图所示，语言从高到低按级别排列。最上层是编程语言，可以用代码表示要处理的指令。最下层是机器语言，所有指令都以数字的形式呈现，也是计算机可以识别的语言。为了方便记忆机器语言，在高级语言和机器码之间加入了一层缓冲区，也就是汇编语言。汇编语言的本质就是一种助记符，用来帮助汇编人员记忆计算机指令。 指令集系统 如前文所述，所谓语言就是让计算机听懂的指令，而包含所有这种指令的集合就称为指令集（instruction set architec..
RIS 格式参考文献的参数含义
热门推荐
颹蕭蕭
11-22 1万+
Tag Meaning TY Type of reference (must be the first tag) A1 Primary Authors (each author on its own line preceded by the A1 tag) A2 Secondary Authors (each author on its own line preceded by the A2 tag) A3 Tertiary Authors (each author on its...
一个简单的 RISC-V CPU 设计与实现
qtxzh的博客
10-02 2986
RISCV五级流水CPU设计补充说明
risv-v指令集的好处
最新发布
03-19
RISC-V（Reduced Instruction Set Computer - Five）是一种开源的指令集架构（ISA），它具有以下几个好处： 1. 开放性和自由度高：RISC-V是一个开源的指令集架构，任何人都可以免费使用、设计和定制。这使得RISC-V非常适合于教育、研究和创新，同时也促进了硬件和软件的生态系统的发展。 2. 简洁而灵活的指令集：RISC-V采用了精简的指令集设计，使得指令集更加简洁和易于理解。同时，RISC-V还提供了可选的扩展指令集，可以根据需求进行定制，从而满足不同应用场景的需求。 3. 跨平台兼容性：RISC-V的指令集架构是与特定硬件实现无关的，这意味着可以在不同的处理器架构上实现RISC-V指令集，并且可以在不同的操作系统上运行RISC-V程序。这种跨平台兼容性使得RISC-V成为了一个通用的指令集架构。 4. 高性能和低功耗：由于RISC-V采用了精简的指令集设计，使得指令执行更加高效。同时，RISC-V还支持硬件流水线和超标量技术，可以提高指令的并行执行能力，从而提高处理器的性能。此外，RISC-V还支持动态电压频率调节（DVFS）等功耗优化技术，可以降低处理器的功耗。 5. 可扩展性和可定制性：RISC-V提供了可选的扩展指令集，可以根据应用需求进行定制。这种可扩展性和可定制性使得RISC-V非常适合于各种不同的应用场景，包括嵌入式系统、物联网设备、高性能计算等。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值