【集成电路产业链】&【ASIC设计流程】

集成电路产业链

• 集成电路集成电路设计公司
• 晶圆厂(Fab)
• 封测厂(Packaging&Testing)
• 组装厂(Assembling)
• 成品整机

ASIC设计流程

前端

• Spec
• System Model
• RTL Coding
• Function Verify

后端

• Logic Synthesis: 需要关于timing的Spec来规定clk频率、I/O接口，进而写出时序约束，然后读入设计好的RTL Coding，进行逻辑综合，可使用Design Compiler(Synopsys公司)或RTL Compiler(Cadence公司）
• DFT: design for test，可测性设计，把一般的触发器转换成可扫描的触发器，再把这些可扫描的触发器串成一个扫描链，使用DFT advisor
• Auto P&R: IC Compiler(Synopsys公司)或Incounter(Cadence公司)，place&routing
• Sign off: prime time（做静态时序分析），calibre（验证netslist和layout，DRC、LVS）