//二选一多路器//
module muxtwo (out, a, b, sl );
input a, b, sl;
output out;
reg out;
always@( sl or a or b ) //只要sl或a或b中有一个变化时就执行下面的语句
if (!sl) out = a;
verilog二选一多路选择器 modelsim仿真
最新推荐文章于 2023-10-16 18:31:02 发布
//二选一多路器//
module muxtwo (out, a, b, sl );
input a, b, sl;
output out;
reg out;
always@( sl or a or b ) //只要sl或a或b中有一个变化时就执行下面的语句
if (!sl) out = a;