PCIE3.0 SPEC 学习-0703

已于 2024-07-04 14:39:01 修改
阅读量704 收藏 7
点赞数 7
文章标签： 学习
于 2024-07-03 18:59:57 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_44688764/article/details/140160159
版权

1.1 A Third Generation I/O Interconnect 

第三代IO 互连  

The high-level requirements for this third generation I/O interconnect are as follows:

该第三代IO 互联要求如下：

  1. Support multiple  market segments and emerging applications

       支持多个细分市场和新兴应用

         1.1. Unifying I/O architecture for desktop, mobile, workstation, server, communications platforms, and embedded devices

为桌面设备 移动设备 工作站 服务器 通信平台 和嵌入式设备提供统一的I/O 架构

  1. Ability to deliver low cost ,high volume solutions

能够提供低成本 大批量的解决方案

2.1 cost at or below PCI cost structure at the system level

成本等于或低于系统级PCI 成本结构

  1. Support multiple platform interconnect usages : 支持多平台互联使用

3.1 Chip-to-chip, Board-to-board via connector or cabling   通过连接器或线缆的 芯片对芯片，板对板的链接

4.New mechanical form factors :新的机械形状因子

   4.1. Mobile , PCI-Like form factor and modular , cartridge form factor

     移动式， PCI 样外形和模块化， 墨盒外形因素

5.PCI compatible software model : PCI 可兼容软件模型

 5.1 .  Ability to enumerate and configure PCI Express hardware using PCI system configuration software implementation with no modifications

能够使用PCI  系统 配置 软件  实现pcie 快速硬件枚举 和 配置 ，无需修改

5.2. Ability to boot existing operating system with no modifications

能够启动存在的可操作系统无需修改

5.3. Ability to configure/enable new PCI Express functionality by adopting the PCI config paradigm

能够配置和使用新的pci 快速 功能通过配置pci 配置参数

能够 通过 采用PCI配置范例   配置/启用新的PCI Express功能

  1. Performace :性能

6.1 Low-overhead , Low-latency communications to maximize application payload bandwidth and Link efficiency 

低开销，低延迟通信，最大限度地提高 应用程序 有效负载 带宽 和链路效率

 

6.2 high-bandwidth per pin to minimize pin count per device and connector interface

每个针脚的高带宽 最小化了每个设备和连接器接口的针脚数量

每个引脚的高带宽，以尽量减少每个设备和连接器接口的引脚计数

 

6.3 scalable performance via aggregated Lanes and signaling frequency

可扩展性可通过聚集通道和信号频率实现

  1. Advanced features ：高级功能

7.1 Comprehend different data types and ordering rules

理解不同速率类型和排序规则

7.2 Power management and budgeting

      7.2.1  Ability to identify power management capability of a given Function

                能够 识别一个给定功能的电源管理能力

      7.2.2   Ability to transition a Function into a specific power state

                  能够 转换一个功能进入特定的电源状态

      7.2.3    Ability to receive notification of the current power state of a function

                 能够接受一个功能的当前电源状态的通知

      7.2.4   Ability to generate a request to wake up from a power-off

                 能够产生一个从关电状态唤醒的请求

      7.2.5  Ability to sequence device power-up to allow graceful platform policy in power budgeting

               能够按顺序使设备上电， 以允许电源预算中优雅的平台策略

       7.3 M-PCIe

              7.3.1  Ability to operate PCIe Data Link and Transaction Layer protocol over MIPI M-PHY

                        能够操作PCIe 数据层和传输层通过MIPI M-phy

            7.3.2     Ability to maintain compatibility with PCI express programming mode 

                          能够保持与PCI express 程序模型兼容

            7.3.4     Ability to support Multi-lane configurations

                           能够支持多lane 配置

           7.3.5       Ability to support Asymmetric link width configuration

                         能够支持 不对称的  链路宽度配置

1、Segments :n 片段 段数  把 …… 分割成段；细胞分裂

2、emerging ： 新兴的  发展初期的  V：复现 出现 显露  恢复过来 知悉

 multiple market segments ：多个细分市场

3、unify: 联合 统一 使 …… 协调

Unifying I/O architecture  :统一I/O 架构

4、volume 容量 体积总数 总量

音量，响度；（控制音量的）旋钮，控制杆；（成套图书中的）卷，册；（期刊）合订本；书籍；<史>（写在羊皮纸或纸草纸上的）书卷；（尤指头发的）厚，多 

    Adj ：大量的

5、cost structure: 成本结构

6、 application form 申请表

7、cartridge：弹壳，弹药筒；（机器、设备等可更换使用的）盒，卡；（打印机的）墨盒，（钢笔的）墨水囊；（照相机的）暗盒，（录音机的）磁带盒；（唱机的）唱头，（拾音器的）心座

8、adaopting:

  • 1. 采纳，采用：接受并开始使用某种方法、计划或建议。
  • 2. 收养：正式接受别人的孩子并承担抚养责任。

adopt various methods  采用多种方法  

adopt：收养；采取，采纳，接受；正式通过；选定（名字），承袭（风俗）；移居，定居；提名（某人）为候选人；保持（姿势）；<英>（地方当局）承担（道路）维修保养责任

  • 9、paradigm:典范 范例 样板  样式
  •  10、low-overhead 低开销
  • 11、maximize ：使增加到最大限度  最大限度地利用 充分利用 使窗口最大化 全屏  求出……最大值
  • 12、overhead ：adv: 在……上方 在空中
  •                            头顶上的 在空中的  高架的  驱动装置 置顶式的  经费的 管理费用的
  •                            经常开支 营运费用  透明幻灯片 顶舱
  •  LOW-overhead 低开销
  • 13、aggregated  聚合的  和记得  aggregated loss  累计损失 
  • 14、aggregate   
  •  aggregate value、总价值 合计价值  统计总值  aggregate supply ：总共给，总体供应  aggregate amount：总价，总金额
  • n.总数，合计；骨料，混凝料
  • adj.总计的，合计的；（种群）聚生的
  • v.集合，聚集；总计达到；合计
  • Aggregation ：聚集 集成 集结 
  • 15、comprehend 理解 领悟 包括 包含
  • 16、ordering rule 排序规则
  • 17、power budget  功率预算：在通信系统中对发送端、通信链路、传播环境和接收端中所有功率增益和衰减进行核算工程
  • 18、sequence  n 顺序  次序 连续事件  序列
  •                          v  按顺序排列   测定  序列 
  • 19、maintain : 维持 保持 维修 保养  断言 主张 赡养  抚养
  • 20、compatibility ：兼容性 配合度  共存 和睦相处
  • 21、 Asymmetric
闻一鸣
关注
[综述1.6] 固态硬盘物理接口SATA、M.2、U.2、PCIe和BGA图文详解_SSD接口形态（Form Factor）
串起点滴
03-04 2051
在这场存储革命中，为了实现更快的速度、更多的使用环境、更好的体验，SSD的接口也在不断进化革新，像主流的SSD就有SATA接口、M.2接口、PCIe接口和mSATA接口等。这些常见的接口有什么不同？又适合什么样平台使用呢？
【硬件的单元测试 UT 3】PCIe 3.0及信号完整性测试方法
qq_43416206的博客
08-04 955
PCIe标准自从推出以来，1代和2代标准已经在PC和Server上逐渐普及，用于满足高速显卡、高速存储设备对于高速数据传输的要求。出于支持更高总线数据吞吐率的目的，PCI-SIG组织在2010年制定了PCIe 3.0，即PCIe 3代的规范，数据速率达到8Gbps。
pcie3.0规范
11-27
OBJECTIVE OF THE SPECIFICATION.................................................................................... 27 DOCUMENT ORGANIZATION ................................................................................................ 27 DOCUMENTATION CONVENTIONS...................................................................................... 28 TERMS AND ACRONYMS........................................................................................................ 29 REFERENCE DOCUMENTS...................................................................................................... 36 1. INTRODUCTION ................................................................................................................ 37 1.1. A THIRD GENERATION I/O INTERCONNECT ................................................................... 37 1.2. PCI EXPRESS LINK......................................................................................................... 39 1.3. PCI EXPRESS FABRIC TOPOLOGY .................................................................................. 41 1.3.1. Root Complex........................................................................................................ 41 1.3.2. Endpoints .............................................................................................................. 42 1.3.3. Switch.................................................................................................................... 45 1.3.4. Root Complex Event Collector.............................................................................. 46 1.3.5. PCI Express to PCI/PCI-X Bridge........................................................................ 46 1.4. PCI EXPRESS FABRIC TOPOLOGY CONFIGURATION....................................................... 46 1.5. PCI EXPRESS LAYERING OVERVIEW.............................................................................. 47 1.5.1. Transaction Layer................................................................................................. 48 1.5.2. Data Link Layer .................................................................................................... 48 1.5.3. Physical Layer ...................................................................................................... 49 1.5.4. Layer Functions and Services............................................................................... 49 2. TRANSACTION LAYER SPECIFICATION ..................................................................... 53 2.1. TRANSACTION LAYER OVERVIEW.................................................................................. 53 2.1.1. Address Spaces, Transaction Types, and Usage................................................... 54 2.1.2. Packet Format Overview ...................................................................................... 56 2.2. TRANSACTION LAYER PROTOCOL - PACKET DEFINITION............................................... 58 2.2.1. Common Packet Header Fields ............................................................................ 58 2.2.2. TLPs with Data Payloads - Rules ......................................................................... 61 2.2.3. TLP Digest Rules .................................................................................................. 65 2.2.4. Routing and Addressing Rules .............................................................................. 65 2.2.5. First/Last DW Byte Enables Rules........................................................................ 69 2.2.6. Transaction Descriptor......................................................................................... 71 2.2.7. Memory, I/O, and Configuration Request Rules................................................... 77 2.2.8. Message Request Rules......................................................................................... 83 2.2.9. Completion Rules.................................................................................................. 97 2.2.10. TLP Prefix Rules ................................................................................................. 100 2.3. HANDLING OF RECEIVED TLPS.................................................................................... 104
PCIe-Enclosure-Compatible-Form-Factor-Specification-1.0.pdf
11-14
PCIe® Enclosure Compatible Form Factor Specification(PECFF)
几个硬盘接口协议IDE, PATA, ATA, SATA, SAS, SCSI，PCIe, FC的总结
roufoo的博客
12-15 2万+
ATA: AT attachment 是IDE(Integrated Drive Electronics)硬盘的接口标准。包括PIO(Programming I/O)和DMA(Direct Memory Access) 两种传输模式。ATA本身可以支持串行或并行。 PATA: Paralle ATA。并行协议，基于ATA。 SATA: Serial ATA。 串行协议，基于ATA。 SCSI...
PCIe_3.0_spec_pcie3.0spec_pciespec_pcie_PCIe_3.0_spec_pcie3spec_
09-29
标题中的"PCIe_3.0_spec"指的是PCI Express 3.0规范，这是PCIe技术的一个重要里程碑，发布于2010年，为计算机系统提供了更高的带宽和更低的延迟。 PCIe 3.0规范是继PCIe 1.0和2.0之后的版本升级，主要改进了数据...
pcie 3.0的spec，懂的人都知道
03-01
PCIe 3.0是该标准的一个版本，它在2010年11月10日发布，相较于之前的版本，如PCIe 1.0和2.0，提供了显著的性能提升。 PCIe 3.0规范的主要改进包括以下方面： 1. **数据速率**：PCIe 3.0将数据传输速率提升到了8.0 ...
PCI_E_Base_Specification__3.0.rar_PCI 3.0_PCIE3.0 SPEC_pci expre
07-14
PCIE标准spec 3.0 分层描述PCIE
PCIE 3.0 spec 原始文档 PCIe express base spec version3
最新发布
09-13
PCIE 3.0 spec 原始文档 PCIe express base spec version3
PCIE3.0 SPEC_20101110
12-22
### PCIE 3.0 基础协议详解 #### 一、PCIE 3.0 协议概述 PCI Express (PCIE) 3.0 规范是 PCIE 技术发展的一个重要里程碑，它在保持 PCIE 2.0 的基本架构不变的基础上，实现了数据传输速率的翻倍，即从 5.0 GT/s ...
PCI与PCIe学习一——硬件篇
咸鱼弟的博客
06-27 8万+
文章转载自：点击打开链接 最近在学习驱动开发过程中涉及到PCI相关知识，在网上看了很多文章，良莠不齐，我总结一下比较好的文章分享给大家，那就从源头开始说起。PCI总线和设备树是X86硬件体系内很重要的组成部分，几乎所有的外围硬件都以这样或那样的形式连接到PCI设备树上。虽然Intel为了方便各种IP的接入而提出IOSF总线，但是其主体接口(primary interface)...
【PCIE-1】---Pcie基本概念普及（扫盲篇--巨适合新手）
一只大鱼_的博客
04-23 8699
PCIE由早期得PCI扩展衍生而来并且对兼容PCI，两者得主要区别在于并行到串行得切换，且速率更快。目前主板上越来越多得设备都挂载到PCI总线下面，甚至部分硬盘也会挂载PCI总线下面，可见PCIE得应用越来越广。PCIE设计的知识面比较广，无论是在BIOS下还是系统下都显得尤为重要。本章主要介绍PCIE的基本概念及基本知识扫盲，初次学习的同学必看。 知识点扫盲： 1. 通常会看到x1,x2,x4,x8,x16,x32，怎么理解? 　　x1表示1个Lan,PCIE总线走差分信号，1个Lan4条线可接收也可
PCIe基础知识
热门推荐
知秋一叶
07-06 12万+
  PCIe总线概述      随着现代处理器技术的发展，在互连领域中，使用高速差分总线替代并行总线是大势所趋。与单端并行信号相比，高速差分信号可以使用更高的时钟频率，从而使用更少的信号线，完成之前需要许多单端并行数据信号才能达到的总线带宽。      PCI总线使用并行总线结构，在同一条总线上的所有外部设备共享总线带宽，而PCIe总线使用了高速差分总线，并采用端到端的连接方式，因此在每一条...
PCIE 硬件接口那点屁事
u010448932的博客
02-23 2178
首先上张接口定义图，清楚接口情况才能心里不慌，上图 然后再看下设计图片 这是PCIE X8的设计 注意1，金手指部分 除了顶层和底层，其他层全部挖空，不需要参考层，因为这部分已经接触到弹片了特性阻抗已经不是普通走线计算了，留下参考层反而导致特性阻抗突变 2，金手指的斜边处理直接备注厂家就好了，他们搞定 ...
PCIe扫盲——PCI总线基本概念
kunkliu的博客
06-28 5873
转载地址：http://blog.chinaaet.com/justlxy/p/5100053077 PCI是Peripheral Component Interconnect(外设部件互连标准)的缩写，它曾经是个人电脑中使用最为广泛的接口，几乎所有的主板产品上都带有这种插槽。目前该总线已经逐渐被PCI Express总线所取代。 PCI即Peripheral Component Interc...
PCIE3.0/4.0/5.0 带宽
weixin_30532837的博客
04-24 9875
PCIe 吞吐量（可用带宽）计算方法： 吞吐量 = 传输速率 * 编码方案 例如：PCI-e2.0 协议支持 5.0 GT/s，即每一条Lane 上支持每秒钟内传输 5G个Bit；但这并不意味着 PCIe 2.0协议的每一条Lane支持 5Gbps 的速率。 为什么这么说呢？因为PCIe 2.0 的物理层协议中使用的是 8b/10b 的编码方案。 即每传输8个Bit，需要发送...
NGFF、M.2、PCIe、NVMe概念区分以及PCIEx1 x4 x8 x16区别
吾生也有涯，而知也无涯
12-03 10万+
对于NGFF/M.2、PCIe、NVMe等概念的说明。解决方案: NGFF (Next Generation Form Factor) ，顾名思义，是物理外形(Form Factor)的标准。与 NGFF 并列的是 2.5"，而不是 PCIe。（另外 NGFF 现在已经改名为M.2 了，大家最好与时俱进，改称为M.2。） PCIe 是总线标准，与SATA 并列。 NVMe是硬盘新的传输标准，是取代...
PCIe扫盲——PCI-X总线基本概念
kunkliu的博客
06-29 4016
转载地址：http://blog.chinaaet.com/justlxy/p/5100053224 PCI-X总线在PCI总线的基础上发展而来，其在软件和硬件层面上都是兼容PCI总线的，但是却显著的提高了总线的性能。也就是说PCI-X的设备可以直接插到PCI的插槽中去，PCI的设备也可以直接插到PCI-X的插槽中去。 从硬件层面上来说，PCI-X继承了PCI总线中的Reflected-Wav...
【转】PCIE 通道x4/8/16的定义
u012923751的博客
06-04 2万+
PCI Express 版本 行代码 传输速率 吞吐量 ×1 ×4 ×8 ×16 1.0 8b/10b 2.5GT/s 250MB/s ...
pcie3.0 spec
06-05
PCIE3.0规范是一种电脑总线标准，它支持高速数据传输和连接外围设备。PCIE3.0的总线速度为8 GT/s，比前一代规范的速度提高了两倍，能够更快地处理数据。此外，它还增加了一些功能，如数据包内部的流量控制和错误监测。PCIE3.0与前一代规范兼容，因此能够与旧设备进行交互，但新设备必须支持PCIE3.0才能利用全速。更重要的是，PCIE3.0规范提高了带宽，支持更快的图形处理器和其他高性能设备。在工作站、服务器和其他性能要求较高的系统中，PCIE3.0规范成为更好的选择，以提高性能并支持更多的设备。随着时间的推移，这个规范将继续推动电脑设备的发展，使得数据更快、更安全、更可靠地传输。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值