PCIE 3.0 SPEC 学习-0708

Represents   ：v. 表现( represent的第三人称单数 )；代表；体现；作为……的代表

Dual-simplex  ：单 双工

Communication channel 通信通道    

Differentially

MIPI Alliance  ： MIPI 联盟

Unidirectional : 单向的，单项性的 

Dual：adj. 两部分的；双重的

Operate : 操纵，操作（机器或设备）；（机器等）运转，运行 ；管理，经营（企业、部门等）；（组织或公司）运营；（使）运行，（使）工作；起作用，发生影响；（以某种方式）行事；开刀，动手术；（士兵或警察在某地区）行动，执行公务

Raw bandwidth : 原始带宽

Expected to increase 预计会增加

Expected  预料的 预期的     adj.预料的，预期的  v.期待；预计；要求，指望（expect 的过去式和过去分词）

denoted：v. 为…的符号( denote的过去式和过去分词 )；为…的名称；指示；指出

Denoted by: 表示为

1.2 PCI Express Link    PCI 快速 链路

A link  represents a dual-simplex communications channel  between two components .

链路   表示           两个组件之间的  双单工 通信  信道。    

  The fundamental PCI Express Link consists of two , low-voltage, differentially driven signal pairs: a Transmit pair and a Receive pair as shown in figure 1-1.

  基础的PCIE 快速链路由两个 低电压 差分 驱动信号对组成 ： 一个 传输对 一个接收对

基本的PCI Express链路由两个低压差分驱动信号对组成：发射对和接收对，如图1-1所示。

A PCI Express Link consists of a PCIe PHY as defined in Chapter 4 whereas the M-PCIe Link consists of M-PHY, a physical layer specification developed by MIPI Alliance

一个PCI 快速链路由一个PCIe 在第四章被定义的phy组成，因此 M-Pcie 链路由多个M-phy 组成， 一个物理层规范被mipi alliance 发展。

PCI快速链路由第4章中定义的PCIe PHY组成，而M-PCIe链路由M-PHY组成，这是由MIPI联盟开发的物理规范。

1. The primary Link attributes for PCI Express Link are ：PCI 快速链路的主要链接属性是： 

             1.1     The basic Link - PCI Express Link consists of dual unidirectional  differential Links  ， implemented as a Transmit pair and a Receiver pair . A data clock is embedded using an encoding scheme(see chapter 4 ) to achiver very high data rates.

                 基础链接--- Pci 快速 链路由双 单向差分链路组成，  实现为 传输对和接收对 。  使用编码方案(参见第4章)嵌入数据时钟以实现非常高的数据速率。

         1.2     Signaling rate ---  Once initialized , each Link must only operate at one of the supported signaling levels. For the first generation of PCI Express technology, there is only one signaling rate defined, which provides an effective 2.5Gigabits/second/lane direction of raw bandwidth. The second generation provides an effective 5.0Gigabits/second/Lane/direction of raw bandwidth . The third generation provides an effective 8.0 Gigabits/second/lane/direction of raw bandwidth. The data rate is expected to increase with technology advances in the future.

             信号传输速度----- 初始化后，每个 链路  必须 只在支持的信令级别上 操作。 对于第一代PCI Express技术，只有一个定义了的信令速率，它提供了一个有效的2.5千兆比特/秒/通道/方向的原始带宽。第二代提供了5千兆比特/秒/通道/方向的原始带宽,第三代提供了一个有效的8千兆比特/秒/通道方向的的原始带宽   数据速率随着未来科技的进步预计会增加。 随着未来科技的进步， 数据速率预计会增加。

       1.3   Lane----   A link must support at least one Lane--each lane represents a set of differential signal pairs(one pair for transmission, one pair for reception). To scale bandwidth, a Link may aggregate multiple Lanes denoted by xN where N may be any of the supported Link widths. A x8 Link operating at the 2.5GT/s data rate represents an aggregate bandwidth of 20 Gigabits/second of raw bandwidth in each direction, This specification describes operations for X1,x2 X4,x8,x16, and X32 Lane widths.

通道---- 一个链路必须支持至少一个通道--- 每一个通道表示一组差分信号对，（一个用于接收一个用于传输）.为了可变带宽， 一个链路可以集成多条通道 

为了扩展带宽，一个链路可以 聚合 用xN表示的 多个通道，其中N可以是任何受支持的链路宽度。以2.5 GT/s数据速率运行的 x8链路表示在每个方向上的原始带宽为20千兆比特/秒的总带宽。本规范描述了对x1、x2、x4、x8、x12、x16和x32车道宽度的操作。

    1.4  Initialization ----  During hardware initialization, each PCI Express Link is set up following a negotiation of Lane widths and frequency of operation by the two agents at each end of the Link. No firmware or operating system software is involved. 

    初始化----- 在硬件初始化期间，  每一个PCI 快速链路 是通过 操作链路两端的两个代理 协商链路宽度和频率 建立的。 不涉及 固件和操作系统软件。

      1.5 symmetry --- Each Link must support a symmetric number of lanes in each direction, i.e.,a x16 Link indicates there are 16 differential signal pairs in each direction.

 对称性---- 每一个链路必须在每个方向支持一个对称的通道数量，例如： x16 链路表示有16个差分信号对在每一个方向

     The primary Link attributes for M-PCIE link are defined in Chapter 8. 

         M-PCIe链接的主要链接属性在第8章中定义。