EDA设计：三八译码器

最新推荐文章于 2024-01-14 21:54:51 发布
最新推荐文章于 2024-01-14 21:54:51 发布
阅读量885 收藏 5
点赞数 1
分类专栏： EDA设计 文章标签： fpga开发 经验分享
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_45171542/article/details/133560538
版权

文章目录

前言

  本次主要介绍一下关于EDA的实验：三八译码器。

一、设计内容及原理

  (1）基础任务:设计一个带有使能端的三八译码器，要求使能端输入有三个，一个高电平输入有效，两个低电平输入有效，输入端是高电平输入有效，输出端是低电平输出有效，即74LS138，拨码开关作为输入，发光二极管作为输出。
  (2）提高任务:在基础任务的基础上，输出用一位数码管显示输出是第几位。

二、设计过程（及设计步骤）

2.1 基础任务

（1）源程序：

module decode(a,b,c,en,led); //声明模块名，端口信号
        input [2:0] en;    //三位使能端输入
        input a;         //三位拨码开关输入
        input b;
        input c;
        output reg [7:0] led;   //8位led输出
        always@(a,b,c)    
        begin 
          if(en==3'b100)    // 使能端输入100时，有效
          case({a,b,c})      //三位拨码开关输入不同的值时，对应led的输出
             3'd0:led = 8'b00000001;
             3'd1:led = 8'b00000010;
             3'd2:led = 8'b00000100;
             3'd3:led = 8'b00001000;
             3'd4:led = 8'b00010000;
             3'd5:led = 8'b00100000;
             3'd6:led = 8'b01000000;
             3'd7:led = 8'b10000000;
           endcase
          else led = 8'b00000000;  //使能端无效时，led不亮起
        end             
endmodule

（2）仿真程序：

module sim_decode;
    reg [2:0] en;
    reg a;
    reg b;
    reg c;
    wire[7:0] led;
    decode u0(     //实例化三八译码器
    .a(a),
    .b(b),
    .c(c),
    .en(en),
    .led(led)
    );
    initial begin
       en=3'b100;        //定义使能端有效
       a=0;b=0;c=0;     //初始值为0
    end
    always #10{a,b,c}={a,b,c}+1;  //每隔10ns，对swi进行加1   
endmodule

（3）约束程序：

set_property -dict {PACKAGE_PIN P3  IOSTANDARD LVCMOS33} [get_ports {en[0]}]
set_property -dict {PACKAGE_PIN P4  IOSTANDARD LVCMOS33} [get_ports {en[1]}]
set_property -dict {PACKAGE_PIN P5  IOSTANDARD LVCMOS33} [get_ports {en[2]}]
set_property -dict {PACKAGE_PIN R1 IOSTANDARD LVCMOS33} [get_ports c]
set_property -dict {PACKAGE_PIN N4 IOSTANDARD LVCMOS33} [get_ports b]
set_property -dict {PACKAGE_PIN M4 IOSTANDARD LVCMOS33} [get_ports a]
set_property -dict {PACKAGE_PIN K3 IOSTANDARD LVCMOS33} [get_ports {led[0]}]
set_property -dict {PACKAGE_PIN M1 IOSTANDARD LVCMOS33} [get_ports {led[1]}]
set_property -dict {PACKAGE_PIN L1 IOSTANDARD LVCMOS33} [get_ports {led[2]}]
set_property -dict {PACKAGE_PIN K6 IOSTANDARD LVCMOS33} [get_ports {led[3]}]
set_property -dict {PACKAGE_PIN J5 IOSTANDARD LVCMOS33} [get_ports {led[4]}]
set_property -dict {PACKAGE_PIN H5 IOSTANDARD LVCMOS33} [get_ports {led[5]}]
set_property -dict {PACKAGE_PIN H6 IOSTANDARD LVCMOS33} [get_ports {led[6]}]
set_property -dict {PACKAGE_PIN K1 IOSTANDARD LVCMOS33} [get_ports {led[7]}]

2.2 提高任务

（1）源程序：

module decode(a,b,c,en,wei,led,seg);  //声明模块名，端口信号
        input [2:0] en;  //三位使能端输入
        input a;         //三位拨码开关输入      
        input b;
        input c;
        output reg wei;
        output reg [7:0] led;   
        output reg [7:0] seg;
        always@(a,b,c)    
        begin  
          if(en==3'b100)    // 使能端输入100时，有效     
          case({a,b,c})     //三位拨码开关输入不同的值时，对应led的输出
             3'd0:led = 8'b00000001;
             3'd1:led = 8'b00000010;
             3'd2:led = 8'b00000100;
             3'd3:led = 8'b00001000;
             3'd4:led = 8'b00010000;
             3'd5:led = 8'b00100000;
             3'd6:led = 8'b01000000;
             3'd7:led = 8'b10000000;
           endcase
          else led = 8'b00000000;  //使能端无效时，led不亮起
        end             
       always@(a,b,c) 
       begin  
           wei= 1'b1;
          if(en==3'b100)    // 使能端输入100时，有效    
          case({a,b,c})      //三位拨码开关输入不同的值时，对应数码管的输出
               0:seg=8'b11111100;
               1:seg=8'b01100000;
               2:seg=8'b11011010;
               3:seg=8'b11110010;
               4:seg=8'b01100110;
               5:seg=8'b10110110;
               6:seg=8'b10111110;
               7:seg=8'b11100000;
         endcase
       else  seg=8'b00000000;  //使能端无效时，数码管显示0
      end    
endmodule

（2）仿真程序：

module sim_decode;
    reg a;
    reg b;
    reg c;
    reg [2:0] en;
    wire[7:0] led;
    wire[7:0] seg;
    decode u0(        //实例化三八译码器
    .a(a),
    .b(b),
    .c(c),
    .led(led),
    .en(en),
    .seg(seg)
    );
    initial begin
       en=3'b100;        //定义使能端有效
       a=0;b=0;c=0;     //初始值为0
    end
    always #10{a,b,c}={a,b,c}+1;  //每延迟10，对abc进行加1，即在0-7之间循环
endmodule

（3）约束程序：

set_property -dict {PACKAGE_PIN P3  IOSTANDARD LVCMOS33} [get_ports {en[0]}]
set_property -dict {PACKAGE_PIN P4  IOSTANDARD LVCMOS33} [get_ports {en[1]}]
set_property -dict {PACKAGE_PIN P5  IOSTANDARD LVCMOS33} [get_ports {en[2]}]
set_property -dict {PACKAGE_PIN R1 IOSTANDARD LVCMOS33} [get_ports c]
set_property -dict {PACKAGE_PIN N4 IOSTANDARD LVCMOS33} [get_ports b]
set_property -dict {PACKAGE_PIN M4 IOSTANDARD LVCMOS33} [get_ports a]
set_property -dict {PACKAGE_PIN K3 IOSTANDARD LVCMOS33} [get_ports {led[0]}]
set_property -dict {PACKAGE_PIN M1 IOSTANDARD LVCMOS33} [get_ports {led[1]}]
set_property -dict {PACKAGE_PIN L1 IOSTANDARD LVCMOS33} [get_ports {led[2]}]
set_property -dict {PACKAGE_PIN K6 IOSTANDARD LVCMOS33} [get_ports {led[3]}]
set_property -dict {PACKAGE_PIN J5 IOSTANDARD LVCMOS33} [get_ports {led[4]}]
set_property -dict {PACKAGE_PIN H5 IOSTANDARD LVCMOS33} [get_ports {led[5]}]
set_property -dict {PACKAGE_PIN H6 IOSTANDARD LVCMOS33} [get_ports {led[6]}]
set_property -dict {PACKAGE_PIN K1 IOSTANDARD LVCMOS33} [get_ports {led[7]}]
set_property -dict {PACKAGE_PIN G2 IOSTANDARD LVCMOS33} [get_ports wei]  
set_property -dict {PACKAGE_PIN B4 IOSTANDARD LVCMOS33} [get_ports {seg[7]}]  
set_property -dict {PACKAGE_PIN A4 IOSTANDARD LVCMOS33} [get_ports {seg[6]}]  
set_property -dict {PACKAGE_PIN A3 IOSTANDARD LVCMOS33} [get_ports {seg[5]}]
set_property -dict {PACKAGE_PIN B1 IOSTANDARD LVCMOS33} [get_ports {seg[4]}]
set_property -dict {PACKAGE_PIN A1 IOSTANDARD LVCMOS33} [get_ports {seg[3]}]
set_property -dict {PACKAGE_PIN B3 IOSTANDARD LVCMOS33} [get_ports {seg[2]}]
set_property -dict {PACKAGE_PIN B2 IOSTANDARD LVCMOS33} [get_ports {seg[1]}]
set_property -dict {PACKAGE_PIN D5 IOSTANDARD LVCMOS33} [get_ports {seg[0]}]

三、仿真结果

3.1  基础任务

在这里插入图片描述

  结果分析：a,b,c表示三位拨码开关输入，8位led表示输出结果，仿真和预期相符。例如上面黄线所示：打开使能端（en=100），abc输入111时，输出应为7，led的第七位亮起。

3.2 提高任务

在这里插入图片描述

  结果分析：a,b,c表示三位拨码开关输入，8位led表示输出结果，seg表示对应数码管的输出数字，仿真和预期相符。例如上面黄线所示：打开使能端（en=100），abc输入111时，输出应为7，led的第七位亮起，

四、 硬件验证

4.1 基础任务

在这里插入图片描述
  结果分析：这是硬件仿真中的一个过程，拨码开关输入110时，对应的第6个led亮起。

4.2 提高任务

在这里插入图片描述
  结果分析：这是硬件仿真中的一个过程，拨码开关输入111时，对应的第7个led亮起，数码管显示7。

五、 问题解决

  1.问题：仿真时，显示仿真程序有好几个错误。
  解决办法：我按照vivado下面的错误提示，一一对照，根本就没有发现错误，结果是实例化源程序时，最后一行的.seg(seg)后面加了一个逗号。
  2.问题：仿真后出结果后，但是led一直显示0，没有变化，和预期结果不符。
  解决办法：我发现是仿真文件中没有定义使能端的位数（reg en）,导致默认en为一位，故一直没有打开使能端，输出led为0。
  3.问题：编写的约束文件总是显示到某一行有错误。
  解决办法：编写的约束文件时主要有三个地方需要注意：（1）约束文件的注释符和源文件不一样，应该用##，而不是//。（2）引脚间要注意有空格。（3）端口信号是一位时，不需要用{}。例如[get_ports {led}]是错误的，应该写成[get_ports led]。

六、 心得体会

  编写三八译码器时，我做了基础任务和提高任务。在这个编写程序的过程中，还是遇到点麻烦。
  首先就是使能端的添加，这里我在if语句中套用了一个case语句，如果使能端输入100时，就可以选择三位拨码开关对应输入不同的值，然后表示出led的输出。但是硬件仿真时，8个led一直是常亮的，后来才发现是忘记了添加led都是低电平的情况（led = 8’b00000000）。
  还有就是仿真时显示仿真程序有好几个错误，我在这一步上花费了很长的时间。我按照vivado下面的错误提示，一一对照，根本就没有发现错误，结果是实例化源程序时，最后一行的.seg(seg)后面加了一个逗号。

道无方
关注
  • 1
    点赞
  • 踩
  • 5
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 3
    评论
专栏目录
EDA编码器和译码器的设计
03-15
拥有完整的源文件，基于EDA译码器和编码器的设计
Vivado 3-8译码器 4-16译码器
最新发布
hhh123987_的博客
01-26 1240
Vivado 实现组合逻辑：3-8译码器 ， 4-16译码器
EDA中的显示译码器YMQ47的设计
01-19
本显示译码器YMQ47不但要对数字0～9进行显示译码，还要对字母d、o、n、E进行显示译码，其译码对照表如表所示。 　　如表 YMQ47的译码对照表 　　  : window._bd_share_co
三八译码器实验
12-24
此实验为三八译码器实验 输入为三个拨动开关(SW1,SW2,SW3) 输出为八个LED灯 实验现像： 随着三个拨动开关的组合设计，八个LED灯从第一个开始 直到最后一个被点亮，每次只点亮一个LED。 SW1 SW2 SW3 D1 D2 D3 D4 D5 D6 D7 D8 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 1 0 1 0 0 0 0 0 1 0 0 0 1 1 0 0 0 0 0 0 1 0 1 1 1 0 0 0 0 0 0 0 1
BCD_7.rar_BCD译码器EDA_eda数码管
09-23
BCD-7段显示译码器设计,7段数码管显示，EDA
EDA实验-----3-8译码器设计(QuartusII)
m0_73633088的博客
11-13 4368
3-8译码器的三输入，八输出。输入信号N用二进制表示，对应的输出信号N输出高电平时表示有信号产生，而其他则为低电平表示无信号产生。其真值表如下所示：当使能端指示输入信号无效或不用对当前的信号进行译码时，输出端全为高电平，表示任何信号无效。
EDA与VHDL题目——38译码器
Alexa_的博客
02-10 4614
EDA与VHDL题目——38译码器 代码 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; --调用库函数 ENTITY trans38 IS --结构体 PORT(A,B,C:IN STD_LOGIC; Y:OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); END trans38; ARCHITECTURE dec_behave OF trans38 IS SIGNAL sel:STD_LOGIC_VECTOR(
北邮22级信通院数电：Verilog-FPGA（7）第七周实验（1）：带使能端的38译码器&&全加器（关注我的uu们加群咯~）
北邮22级信通一枚
10-27 1453
北邮22级信通院数电：Verilog-FPGA（7）第七周实验（1）：带使能端的38译码器&&全加器（关注我的uu们加群咯~）
38译码器
qq_52548731的博客
07-15 6927
verilog实现38译码器
vivado simulation仿真(38译码器实现)
我的blog屋
12-03 7994
第一步 新建工程 新建工程选择开发板，进入vivado界面，这里就不多说了。 第二步 添加design souce 这一步就是写我们要测试的Verilog模块，因为只是仿真，所以我们不需要综合和实现，也因此我个人认为，在design souce里面的文件就不需要按照顶层到底层的方式写，而是将需要测试的模块都放在里面。 这里我添加了两个文件，分别是两种方式实现的38译码器： 其中各个文件的代码如下...
EDA实验02—三八译码器设计.pdf
06-27
EDA实验02—三八译码器设计.pdf
Vivado 3_8译码器（含测试代码）
HePingxxb的博客
11-01 2851
vivado中编写3_8译码器，含设计代码、测试代码和仿真波形图
从零开始学习vivado——day 2 3—8译码器的设计
weixin_46087443的博客
09-08 617
研一从零开始学习verilog！！！此时不学何时学！第一次写博客，以此激励自己努力学习！我跟的视频教程是b站的一个up主，小梅哥爱漂流。今天学习的是利用vivado编写一个简单的3-8译码器，并进行仿真。新学的语法有①always case语句，always块的输出必须是reg型②如何在写变量的时候定义变量的位宽③$stop；用于程序自动停止④b代表二进制，d代表十进制，h代表十六进制初步目标是跟着视频把基本操作过一遍，之后再统一学习verilog的语法。
【FPGA】EDA技术综合设计 带同步复位和使能控制端的4位二进制加1计数器
cxcx2001的博客
07-04 2306
带同步复位和使能控制端的4位二进制加1计数器 计数器的原理本质上和分频器一样，对板子上的原有时钟的周期进行计数，达到一定周期后进行重新计数，这时记为一个数，Q加1，达到最大值后，Q清零，使能端en，当en为低电平无效的时候，不进行计数，Q保持为0，按下复位键后计数器进行重新计数。......
EDA第三次实验(VHDL)--时序电路设计
qq_52187063的博客
03-12 2280
7. 分频器设计(分频输出：1Hz或2Hz的信号) 要求：实验开发板上有一个50MHz的时钟脉冲（此频率过高，接到开发板的LED灯后，无法观察到LED灯一 亮一灭的过程），设计一个分频器，使得分频后的时钟脉冲接到开发板上的LED灯后，肉眼可以观察到LED灯 闪烁。 8. 设计一个十进制加法计数器 使用设计的分频器的输出信号作为计数器的时钟输入，再利用第二次实验中设计的七段显示译码器显示 计数值。 9. 巴克码发生器设计和巴克码检测器设计。 实验任务一：分频器设计 【实验代码】 library ie
14.[STM32]数电学了三八译码器一脸懵，一文带你从理论到实践
依点_DW的博客
05-07 5852
STM32利用38译码器驱动4位数码管
vhdl8三种方式实现38译码器
热门推荐
weixin_43475628的博客
09-22 2万+
之前用连接符&做过38译码器，觉得有点复杂。这次换几个方法： 1.when_else语句 代码： 仿真：
FPGA_Vivado开发流程（PL端）3-8译码器为例
博客
01-14 996
2.1启动 Vivado 集成开发环境，并进入到 Vivado 启动界面，如下图所示。在 Vivado 的启动界面中分为 Quick Start、Tasks、Learning Center 三组快速入口。其 中：1） Quick Start 组包含有Create Project（创建工程）、Open Project（打开工程）、Open Example Project（打开实例工程）。
Verilog学习第一节（基于vivado基本编译流程以及3-8译码器简单实现）
weixin_46741734的博客
02-14 1403
3：综合工具（由专业的EDA软件进行，Quartus，Vivado，ISE），对所写的逻辑描述内容进行分析，并得到逻辑门级别的电路内容。2：行为级仿真和时序级仿真是有区别的，时序级别仿真可以看出输入改变的时候输出并不会立即改变因为有延时，感觉可以进行延迟测试观察~4：功能仿真（使用专门的仿真工具进行仿真，验证设计的逻辑功能能够实现）仿真是理想情况，可靠度不是那么高，不要依赖仿真XXX。7：板级调试：让设计的逻辑在目标板上正常工作，（功能正常，性能稳定）6：分析性能：1）时序仿真（非常耗费时间）。
用eda程序写七段译码器
05-12
以下是使用EDA程序设计七段译码器的代码示例： ```verilog module seven_segment_decoder(input [3:0] binary_input, output reg [6:0] segment_output); always @ (*) case (binary_input) 4'b0000: segment_output = 7'b1000000; // 0 4'b0001: segment_output = 7'b1111001; // 1 4'b0010: segment_output = 7'b0100100; // 2 4'b0011: segment_output = 7'b0110000; // 3 4'b0100: segment_output = 7'b0011001; // 4 4'b0101: segment_output = 7'b0010010; // 5 4'b0110: segment_output = 7'b0000010; // 6 4'b0111: segment_output = 7'b1111000; // 7 4'b1000: segment_output = 7'b0000000; // 8 4'b1001: segment_output = 7'b0010000; // 9 4'b1010: segment_output = 7'b0001000; // A 4'b1011: segment_output = 7'b0000011; // b 4'b1100: segment_output = 7'b1000110; // C 4'b1101: segment_output = 7'b0100001; // d 4'b1110: segment_output = 7'b0000110; // E 4'b1111: segment_output = 7'b0001110; // F endcase endmodule ``` 在这个例子中，我们使用了 Verilog 作为 EDA 工具来编写七段译码器。输入是一个4位的二进制数，输出是一个7位的七段数码管的编码。在 always 块中，我们使用 case 语句来确定每个输入二进制数对应的七段数码管编码。最后，我们使用 reg 关键字来定义输出寄存器。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

道无方

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值