vivado IO 定义 JTAG 出现问题

最新推荐文章于 2024-04-18 20:44:28 发布
最新推荐文章于 2024-04-18 20:44:28 发布
阅读量271 收藏
点赞数
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_45436708/article/details/131286252
版权

先说明问题，在说明使用的工具。

我在使用vivado 定义 JTAG 的 TCK,YDI,TDO,TMS 四个接口的时候出现问题，根据手册他们应该分别定义为：

F9FPGA_TCK
G6FPGA_TDI
F6FPGA_TDO
J6FPGA_TMS

 但是当我查找 Package Pin 的时候，vivado显示这几个都是未识别的无效引脚

 

 

我使用的vivado版本是 2021.1 ，使用的开发板是黑金 AX7020的 xc7z020clg400-2 开发板。

我想做的是将 JTAG线接入IO引脚，这样我就可以使用外部 keil 对FPGA中我定义的cortex-M3软核进行debug调试

枫绛
关注
vivado,从rtl到bitstream以及如何用JTAG进行硬件测试
weixin_40038116的博客
09-17 2167
There are three stages in vivado from RTL to Bitstream（从逻辑设计到bitstream的三个阶段） 综合: 这个步骤将会把你的硬件语言代码转换成netlist。In Synthesizeprocess, RTL design (verilog/VHDL) is compiled and translated into netlist implementation：这个步骤会把你生成的netlist投射到你选择型号的FPGA上, 并且能生成电路时间报.
Vivado入门笔记-SOC-快速入门
AccFPGA的博客
04-05 6744
简介 开发板：zedbord，其实任意zynq系列，开发流程都差不多。这里通过简单的示例，一步一步操作，就会学会怎么建立SOC架构，并完成配置。 这里创建的是zynq系列soc的最小系统架构，如此可以更方便的理解其体系架构，以及与传统开发的联系。 1. 创建RTL工程 VIvado传统RTL开发的基本流程，略 2. 创建IP Integrator Block Design ...
vivado 使用 JTAG-to-AXI Master 调试核进行硬件系统通信
最新发布
cckkppll的博客
04-18 1984
vivado 使用 JTAG-to-AXI Master 调试核进行硬件系统通信
vivado 连不上jtag
weiweiliulu的专栏
06-05 1950
今天发现一个问题：自己焊线接到JTAG时，发现vivado连不上板子，经过如处处理才解决： 1：根据https://blog.csdn.net/qq_41782582/article/details/89503893只不过我的电脑是win7，所以Vivado\2017.4\data\xicom\cable_drivers\nt64\dlc10_win7中运行install_drivers.ext，不过还是连不上板子； 2：然后，我再进入...cable_drivers\nt64\digilent...
vivado JTAG链、连接、IP关联规则
cckkppll的博客
01-21 1614
vivado JTAG链、连接、IP关联规则
vivado 2020.2 win10 JTAG不识别
IT张先生
10-31 4086
首先需要知道： 在WIN10上插入Xinlinx仿真器不会显示相关的仿真器设备，很奇怪，但是能用。 反正目前的电脑插入仿真器只会看到下面红框的变化。 然后就是按照下面的两种方法解决的。具体是那个没有深究。 方法1: 简单来说，就是先卸载JTAG Cable相关的驱动，然后拔掉JTAG Cable，然后打开命令窗口（cmd），以管理员权限运行下面的指令： 进入目录"C:\Xilinx\Vivado\2020.2\data\xicom\cable_drivers\nt64\dlc10_win7". 然后依次执
JTAG.rar_fpga jtag_jtag
09-24
FPGA的内部通常包含一个JTAG链，连接了各个可编程逻辑块、IO单元和其他组件。通过JTAG接口，设计者可以： 1. 下载配置文件：将编译后的.bit或.svf文件加载到FPGA，完成器件的配置。 2. 在线调试：通过边界扫描功能，...
sdk vivado 添加文件_FPGA vivado、SDK使用及遇到的问题整理
weixin_39945475的博客
12-19 3763
一、新建vivado工程在添加source file时，内部有sram或fifo的，先把sram，fifo需要转化成vivado可识别的.ngc格式，可以和RTL一起吃进去。添加RTL和SRAM等在Add Existing IP时选Add Directories，选择IP core目录，或者add file吃.xci文件(xml格式的文件，它能够收集所有的配置信息)，vivado会自动识别添加IP...
JTAG.rar_fpga jtag_jtag fpga lcd_jtag vhdl_xc3s250e jtag fpga_xi
09-22
在Xilinx FPGA中，通常使用Xilinx的Vivado或ISE工具生成比特流文件，然后通过JTAG接口进行下载。 3. JTAG在FPGA调试中的应用 JTAG不仅可以进行配置，还可以进行在线调试。例如，通过JTAG接口可以读取FPGA内部的...
7系列JTAG下载程序时JTAG会断开
newuart的博客
12-09 555
XC7A35T核心板，一烧录提供的DDR3例程，就会显示硬件掉线， 要重启下载器和核心板才能恢复 重启之前Done灯亮一点点 这个问题以前遇到过，需要把没有使用IO上拉 xdc文件中添加set_property BITSTREAM.CONFIG.UNUSEDPIN Pullup [current_design] ...
ZYNQ-XC7Z020 JTAG 连接不上 Vivado
知寒
04-10 1306
解决 ZYNQ-XC7Z020 JTAG 连接不上 Vivado 的问题。
vivado烧写FPGA速度调节
abc763274289的博客
07-12 1万+
vivado使用JTAG烧写XilinxFPGA速度调节vivado烧写FPGA速度调节 vivado烧写FPGA速度调节 在使用vivado进行FPGA工程开发时，经常会遇到vivado烧写FPGA速度不适配的情况。这个时候就需要我们去调节速度。很多同学可能不太清楚在哪里这个速度。下面这张图红色框中即为速度修改的地方。 ...
STM32 连不上JTAG的调试
永不止步的博客
11-19 3122
现象描述 画了一块STM32F4的板子，回来后自己手工焊的。上电后连不上SWJ，提示 STM32 (connect): Can not attach to CPU. Trying connect under reset. 换成JTAG连接，提示 Could not measure total IR len. TDO is constant high. 问题排除 JTAG连接其他电路板正常，说明JTAG配置没有问题。 又焊了一块电路板，问题依旧，说明是芯片损坏的概率较小。 示波器抓TDO引脚的波形，一直
当vivado用JTAG连不上板子
chenniangu7653的博客
08-09 7658
今天发现一个问题：自己焊线接到JTAG时，发现vivado连不上板子，经过如处处理才解决： 1：根据https://blog.csdn.net/qq_41782582/article/details/89503893只不过我的电脑是win7，所以Vivado\2017.4\data\x...
vivado jtag 仿真器链接不上
Cfx1998的博客
08-03 1498
最近在测试的时候出现了这样的错误，打开vavido点击open target后一直出现在vivao 一直在Auto Connect这里一直扫描不上后来我进行了驱动检查，并且解决的思路及方法。
Vivado - 固化程序后识别不到FPGA设备
理论结合实践，开启你的电子学习新方案！
09-21 3482
固化程序之后，以内部固化程序启动时，要拔出JTAG。 避免启动时因识别JTAG而延迟固化程序的加载，出现"no programmable"现象或扫描不到FPGA设备的现象。 若已拔出JTAG仍出现这些现象，经过软复位后现象消失，可将配置频率调高。 Vivado : Tools -> Edit Device Properties -> Configuration -> ...
VIVADO开发可能遇到的常规问题总结
热门推荐
zsmcdut的博客
04-15 2万+
1在综合（Synthesis）和实施（Implementation）两个过程中，在实施(Implementation)阶段，查看“Report Utilization”的资源使用报告发现相比于综合的使用资源锐减。 原因是在实施阶段进行第一步逻辑优化（Opt-design）后大部分资源被优化掉，从而在布局布线后，得出的“Report Utilization”资源利用率分析报告是不正常的，逻辑资源利用...
Vivado 2018.3 安装后不能检测到JTAG
蒋楼丶的博客
03-17 2167
安装环境：Windows 10 软件版本：Vivado 2018.3 现象：安装完软件后，Vivado扫描不到芯片，连扫描的进度条都没有，日志中显示不能连接。SDK烧写镜像文件时报错，显示检测不到JTAG线缆。 解决办法：重装JTAG驱动 运行安装目录下的install_drivers.cmd文件，如图： 运行上图中的install_drivers_wrapper.bat文件； 运行安装目录下的install_digilent.exe文件，如图： 安装过程中可能会报错，可忽略继续安装。
JTAG扫不到Zynq FPGA的原因排查
christne1225i的专栏
04-29 1万+
1JTAG 6根 线序，JTAG上排阻 是否焊上；2 FPGA 各种电源，时钟有没有，非JTAG模式程序是否加密；关键性信号 MIO5，4，3PUDC，CFGBVS等信号检查3 FPGA上电时序，几个复位信号POR，SRST的状态对不对，时序关系对不对，手册要求：PS_POR_B会不会给的太早了...
vivado io planning
06-28
Vivado IO Planning还可以帮助设计人员解决IO资源不足的问题，以及优化IO资源的使用，从而减少设计的成本和复杂度。 回答2：</h3><br/>Vivado IO Planning 是一种用于FPGAIO设计的软件工具。它是Xilinx公司设计的...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值