FPGA | Verilog仿真VHDL文件

最新推荐文章于 2024-05-02 12:03:12 发布

Ruoyo176

最新推荐文章于 2024-05-02 12:03:12 发布

阅读量818

点赞数

分类专栏：学习笔记 # FPGA学习笔记文章标签： FPGA Verilog

本文链接：https://blog.csdn.net/qq_45490227/article/details/132589757

版权

学习笔记同时被 2 个专栏收录

6 篇文章 0 订阅

订阅专栏

FPGA学习笔记

5 篇文章 0 订阅

订阅专栏

当VHDL模块中有Generic块时，应该怎么例化？

VHDL模块代码

entity GenericExample is
    generic (
        DATA_WIDTH : positive := 8;  -- 泛型参数：数据宽度
        ENABLE_FEATURE : boolean := true  -- 泛型参数：是否启用特定功能
    );
    Port ( 
        clk : in STD_LOGIC;
        reset : in STD_LOGIC;
        data_in : in STD_LOGIC_VECTOR(DATA_WIDTH - 1 downto 0);
        data_out : out STD_LOGIC_VECTOR(DATA_WIDTH - 1 downto 0)
    );
end GenericExample;

Verilog仿真代码

// 实例化泛型实体
GenericExample 
    #(
        .DATA_WIDTH     (8          ),    // 设置数据宽度为8     
        .ENABLE_FEATURE (1          )     // 启用特定功能            
    )                                                                
    UUT(                                                             
        .clk            (clk        ),                               
        .reset          (reset      ),                               
        .data_in        (data_in    ),                               
        .data_out       (data_out   )                                
    );