Verilog入门--仿真和验证

波形文件

常见波形文件格式:

  • VCD(Value Change Dump),Verilog HDL语言标准的一部分,标准波形文件,所有仿真器都支持。记录了所有仿真信息,信息最全但是缺点就是体积较大
  • fsdb(Fast Signal DataBase),Verdi支持
  • WLF(Wave Log File),modelsim产生

各家的波形文件不互通,但是都可以由VCD文件转化
推荐调试方法:使用仿真器完成仿真后生成fsdb波形,然后使用verdi进行查看波形与调试【Verdi功能非常强大】
在这里插入图片描述

initial
begin
	$dumpfile("*.vcd"); //*代表生成波形的文件名
	$dumpvars(0,**); //**代表测试文件名
end

在这里插入图片描述

initial
begin
	$fsdbDumpfile("*.vcd"); //*代表生成波形的文件名
	$fsdbDumpvars(0,**); //**代表测试文件名
end

仿真验证方法:开源工具

iverilog+gtkwave

  • 开源iverilog 仿真工具
  • gtkwave 可以查看标准的vcd、evcd文件,以及其他的一些格式的波形文件
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值