二级运放压摆率分析（SR）

再世孟子

已于 2022-09-10 14:39:04 修改

阅读量7.6k

点赞数 11

分类专栏：模拟IC学习文章标签：经验分享

于 2022-08-19 23:54:20 首次发布

本文链接：https://blog.csdn.net/qq_46579389/article/details/126429227

版权

模拟IC学习专栏收录该内容

9 篇文章 25 订阅

订阅专栏

压摆率Slew Rate定义

Allen书：定义为最大输出电压变化率
一般的定义：输入为阶跃信号（大信号）时，输出电压变化对时间的比值，单位为V/us。

二级运放压摆率分析

这里直接参考的复旦二级密勒补偿运算放大器设计教程。
①、当M2管输入正的阶跃信号时，直接使得M2截止，此时电流几乎全部往M1流，M3和M4构成电流镜，M4也会流过尾电流源M5等量的电流，但是此时M2截止，电流只有一个通路，就是往Cc流动，节点3的电压几乎不会变化（变化很小，只会使得M6流过的电流变小），因此电路的SR为Ids5/Cc，但是我们还是需要考虑到M7是偏置住的（即能流过的最大电流有限），因此还需要考虑M7流过的最大电流能不能以Ids5/Cc的摆率将负载电容CL电压同时拉上去，所以就有了设计教程中的外部摆率(Ids7-Ids5)/CL。最后得到的摆率SR=min{Ids5/Cc,(Ids7-Ids5)/CL}。
②、而当输入接入一个负的阶跃信号时，M1截止M2导通，但是此时M6能够通过的电流是受到M4.cn漏级控制的，所以其摆率SR=Ids5/Cc。
③、虽然理论分析确实如①②所示，但是我们在许多参考书上都可以看到二级运放的摆率SR=Iss/Cc，这是因为就下图这种没有控制零点的二级运放，为了满足相位裕度，需要使得零点远离单位增益处（按照波特图绘制那么理解一般零点远离单位增益处10倍，零点对单位增益处的相位影响较小），同时为了60°以上的相位裕度，可以得到第二级M6管子的跨导gm6>=10gm2，密勒补偿电容Cc>=0.22CL（可在Allen书上学习到）。
没有控制零点的二级运放：
单位增益带宽GB≈gm2/Cc
次主极点P2≈ - gm6/CL
零点z=gm6/Cc
为了使得gm6>=10gm2，且有 $gm6=\sqrt{2μ_nC_{ox}\frac{W}{L}I_D}$ ，那么一般都会使得M7的电流比M5的电流大很多倍，而且为了相位裕度留出足够的余量，Cc也会选成0.3倍以上，因此下图中二级运放有足够大的电流将CL的电压拉上去。但是需要注意其他有零点控制的二级运放并不一定满足上面的条件，需要考虑CL对Slew Rate的影响。
在这里插入图片描述

二级运放压摆率SR仿真验证

先搭建一个二级的OTA

首先搭建一个二级米勒补偿OTA（operational trans-conductance amplifier），（我随便搭的，有啥问题欢迎指出）如下图（图片直接截图的，没有导出白底，我比较懒）：负载电容10p，Cc=3.6p
在这里插入图片描述
主要的一些参数：(NMOS的载流子迁移率大概是PMOS的3-4倍)
PMOS的阈值电压Vth=903mV
NMOS阈值电压Vth=803mV
尾电流源Vdsat=240mV
差分对的跨导gm1,2=400u，Vdsat=170mV
电流镜Vdsat=214mV
第二级的输入管M6跨导gm6=4.48m
理论压摆率SR=27.8V/us
在这里插入图片描述
得到的单位反馈环路增益和环路的相位图如下：相位裕度69°（仅仅说明电路搭得没得啥太大的问题）

然后再测试Slew Rate压摆率

SR测试电路接法：
在这里插入图片描述

输入的是低电平0.5V高电平3.5V的阶跃信号（为了保证器件都工作在饱和区），得到输入正阶跃信号和负阶跃信号时输出波形图：
可以算出SR+=18.35V/us，SR-=41.96V/us
(wc，这和理论给出来的SR还是有差距的，不过(SR+ + SR-)/2=30.16V/us）
在这里插入图片描述

在这里插入图片描述

进一步将各个节点的波形显示出来，可以看到正负阶跃信号时尾电流源会有一定的波动，见下面两图：
在这里插入图片描述

可以很明显的看到由于管子电容的作用，使得输入阶跃信号时，尾电流源不稳，有摆动，进而使得正负阶跃信号的摆率相对理论计算有较大差距，为了避免这一问题，一个比较简单的方法就是把参考源10u换成更大的电流。下面是我将参考电流源换成100u后的SR结果。可以看到正的压摆率还是距离理论值有一定的差距，所以设计电路是需要留下一定的裕量以保证仿真满足结果减少迭代次数。
SR+=24.62V/us
SR-=28.66V/us
在这里插入图片描述

这里的基准电流源采用的是理想的电流源，为了严谨这里再验证哈之前搭的另外一个电路。（电路图和上面说的参考设计手册相同，就复旦那个）

得到的摆率更离谱，尾电流的变化也比较大（这里在中间加一级电流镜用来做缓冲还是能够改善的，就是别将输入差分对导致的偏置电压的变化引入偏置级）
在这里插入图片描述

增加内容

（节点3处的电压，先感谢一手下面评论区大佬的评论，不然我会一直下意识的以为节点3处电压在不同的Ids7下变化都不大，所以上面讲的节点3电压变化不大有问题，我搞错了）：

前面说道，当输入阶跃信号时，节点3的电压几乎不会变化。（这个我是根据上面那个没有加电阻调整零点位置的电路仿真得到的）但节点3电压变化比较小只在Ids7比Ids5大很多的时候才成立。主要还是看电流够不够，电流不够的话就不会有电流往下面的M6管子流动，电流全部往外面的负载电容和米勒补偿电容流动了。（我最先下意识的以为节点3的电压变化最大也就下降到Vth附近，最多100-200mV左右，反正亚阈值区也不宽，能把这个管子给关断）

下面给出两个不同Ids7电流下，节点3电压变化情况的对比。
首先给出Ids7=Ids5情况下节点3的电压变化情况（这里电路我没管这么多，直接用analogLib库里面的理想电阻调，没手算直接用仿真器结合零点公式硬调的，反正相位曲线还比较滑，我就没管了，两个电容的值都没变化过）：
在这里插入图片描述

在这里插入图片描述

正阶跃信号节点3电压变化

负阶跃信号节点3的电压变化

然后是上面没有调整零点位置的OTA节点3电压变化：
在这里插入图片描述
正阶跃信号

负阶跃信号

明显可以看到Ids7=Ids5的情况下正阶跃信号施加到输入端时，节点3的电压有1V的下降，最小的电压只有50mV左右快接近地了（确实也该这样才对，系统为了回到稳定状态，电流又不够，电流会尽可能减小往M6流动）。说明当Ids7的电流能够同时带动负载电容和米勒补偿电容且有较大的余量时节点3的电压变化才可以忽略（电路的最大压摆率受限于Cc）