Cadence学习之路：导入网表出错之引脚不对应

最新推荐文章于 2024-05-13 11:25:56 发布
最新推荐文章于 2024-05-13 11:25:56 发布
阅读量2.4k 收藏 7
点赞数 1
分类专栏： Cadence 17.2 文章标签： pcb工艺 硬件工程
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_46757048/article/details/125914636
版权

在我们导入网表时，可能会出现如下报错：

#1   ERROR(SPMHNI-191): 检测到 Device/Symbol 检查错误。

ERROR(SPMHNI-195): Symbol 'QFN50P440X440X80-24N'（Device 'MPU-6050_0_QFN50P440X440X80-24N_MPU-6050'）缺少引脚 '25'。

上面这个错误的意思是：你的封装Symbol：QFN50P440X440X80-24N  （对应原理图上的MPU-6050器件）缺少引脚 '25'号。

我们首先查看原理图：

确实存在 25号引脚，我们再查看它的封装：

 

 虽然我们有一中间一个大的焊盘，但是这个焊盘并没有指定管脚编号，所以我们给它指定一个管脚编号。点击添加Text - 选择对应的层为 Pin_Number

 选中焊盘，添加编号25即可

打开它的内容显示信息可以看到 25 添加完成 

 

 

电赛小板凳
关注
  • 1
    点赞
  • 踩
  • 7
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
Cadence_布线：通往设计成功之路-综合文档
05-22
Cadence_布线：通往设计成功之路
AD导出网表到cadence工具
12-21
这是一款用于AD原理图设计导出网表在cadence中画PCB使用的转换工具
嘉立创EDA报错：元件引脚与焊盘未对应报错解决记录
最新发布
2303_77013775的博客
05-13 1241
原件引脚与焊盘未对应报错解决方法，一文总结！
AD使用注意事项——原理图库引脚编号与PCB库编号不一致及解决方案
热门推荐
twx11213030422的博客
03-08 1万+
问题描述： 我在绘制PCB时，使用了AD自带的原理图库文件而我PCB封装却是用的自己绘制的。由于自带的原理图库中引脚编号与我自己画的PCB封装库中引脚编号对应不上。 如下图所示： 原理图库中引脚： 从这个原理图截图可以得到：1 ：发射极(E)；2 ：基极(B)；3 ：集电极(C) PCB封闭引脚定义： 从这个PCB封装截图可以得到：2 ：发射极(E)；1 ：基极(B)；3 ：集电极(C) 问题： 如果大家使用的是原理图库与PCB库引脚编号对应不上就会导致网络连接不正确。 补救方
cadence16.6 报错 ERROR(SPSMI-31): Catalog file orAlsSrvr.xml does not exist.
weixin_45207764的博客
06-13 214
cadence16.6报错 ERROR(SPSMI-31): Catalog file orAlsSrvr.xml does not exist. This file should be there in either the /share/cdssetup/smi/orcommn or in the CDS_SITE.解决办法：发现自己安装了 吴老大（吴川斌）的软件 allegro extract 174。打开软件 点击 清除注册。
使用AD绘制PCB电路板，从电路图往PCB图倒入网表时时发现有些器件没有网表信息怎么办？
qq_39627251的博客
03-16 1683
使用AD绘制PCB电路板时，从电路图往PCB图倒入网表时发现有些器件没有网表信息，引脚悬空，怎么办？ 问题有点长，但是解决方法很简单，两个办法： 1 检查你的电路图，看看是否有些器件在进行管脚连线时没有连上，有时你感觉连上了，但是可能就是差了那么一点点，如果连上了，点击鼠标左键长按，在器件管脚上会出现小叉叉； 2 检查你电路图上的器件引脚信息和PCB封装库里器件的引脚信息是否一致，请确保一致。 基本上保证以上两个，再更新一下网络表就没问题了。 以上。 ...
【Cadence生成网表失败排查思路】
zypinganyong的博客
09-19 5645
Cadence绘制好原理图后，需生成网表给PCB工程师Layout，在这个过程中也会遇到各种问题，如何排除这些问题，本文提供解决Cadence生成网表失败排查思路之一。
Cadence Virtuoso SPICE网表导入指南
01-12
本文档主要介绍在Cadence Virtuoso软件种将 SPICE网表导入指南
Cadence常用元器件对应表.pdf
11-29
Cadence常用元器件对应表.pdf
Cadence网表导入PADS的方法
08-28
Cadence_Capture_CIS网表导入PADS的过程及需要注意的地方
allegro导入网表过程中出现的错误信息
weixin_30485799的博客
04-17 5347
1. 找不到焊盘PAD，下面这句话的意思是器件封装找不到焊盘46.pad WARNING(SPMHNI-337): Unable to load symbol 'POWER-JACK3' used by RefDes CON1 for device 'DC-005_POWER-JACK3_DC-005': WARNING(SPMHUT-127): Could not find padstac...
关于Win10 64位Cadence16.6中OrCAD Capture CIS导网表出现ERROR无效指针的解决办法
qq_42057393的博客
11-07 3554
** 关于Win10 64位Cadence16.6中OrCAD Capture CIS导网表出现ERROR无效指针的解决办法 ***背景：在第一次使用Cadence原理图导网表，结果出现报错，PCB Editor选项下的界面空白。开始以为自己哪里没操作对导致的，百度搜查了一轮后，发觉不少小伙伴也出现了这个共性问题！下面分享详细的操作过程 一、问题描述 在XXX.dsn目录下，进行导网表操作【Tools】–>【Create Netlist】 弹出报错 ERROR（ORCAP-5004）“COM参数页
CADENCE Allegro导入网表报SPMHNI-184、SPMHNI-195、SPMHNI-191错误
weixin_43848769的博客
05-26 1002
笔者B站帐号：我就是我是兪 https://www.bilibili.com/read/cv23928065?然后在"Edit properties"中，选中“NC”栏，右键"Delete Property"删除，再生成网表就没有“NC_PIN”这一行了。检查下"Options -> CIS Configuration File -> Setup","Part Database"选项卡，"Configuration"区域中众多属性中是否含有命名为“NC”的属性。检查元器件在建立的时候属性是否含有NC属性。
Cadence Allegro导网表常见报错（一）
weixin_66150005的博客
07-22 6619
Cadence Allegro导网表常见错误
硬件学习 软件Cadence day06 原理图网表导入PCB （过程和操作的错误），开始的画板
she666666的博客
02-21 2915
硬件学习 软件Cadence day06 原理图网表导入PCB （过程和操作的错误），开始的画板
嘉立创EDA的引脚显示未连接，无法转PCB怎么办？
weixin_63020981的博客
05-22 3471
未连接应该是连接不上，是因为芯片的引脚画错了，放大之后细看小圆点在里面就不行。解决方法：打开元件库搜索这个原件，点击编辑，然后把引脚转方向就好了。
Allegro 自动生成网表器件多1pin 疑似bug
jiangchao3392的专栏
04-23 3298
问题描述： 导入网表报错： #1 WARNING(SPMHNI-184): Device library warning detected. WARNING: ANT1 component device pin number mismatch; cannot replace. #1 ERROR(SPMHNI-191): Device/Symbol check error dete...
Allegro导入网表报错
DigCore的博客
11-09 1万+
文章首发于同名微信公众号：DigCore 欢迎关注同名微信公众号：DigCore，及时获取最新技术博文。   E- (SPMHGE-82): Pin numbers do not match between symbol and component. Run dev_check on device file for more information. 错误号82:原理图引脚号与封装引脚号对应...
GDSII文件导入Cadence后，能反推出网表图吗？
06-09
GDSII文件是一种表示芯片版图的格式，其中包含了版图的几何信息，但不包含具体元器件的逻辑信息。因此，从GDSII文件中反推出网表图并不是一件容易的事情。 要从GDSII文件中获取网表图，通常需要执行以下几个步骤： 1. 将GDSII文件导入到Cadence Virtuoso中。可以使用File -> Import -> Stream...命令将GDSII文件导入到Virtuoso中。 2. 对GDSII文件进行物理布局。在Virtuoso中，需要对GDSII文件进行物理布局，包括元器件放置、连线等操作。 3. 进行逻辑抽取。在物理布局后，可以使用Cadence Virtuoso中的逻辑抽取工具，将物理版图转换成逻辑网表图。逻辑抽取通常需要根据具体的设计规则和抽取方法进行配置和调整。 需要注意的是，逻辑抽取是一个非常复杂的过程，需要考虑元器件的逻辑关系、布局规则等因素，因此逻辑抽取结果的准确性和可靠性取决于设计和抽取的质量。此外，逻辑抽取还可能存在一些兼容性问题，需要根据具体情况进行调整和修复。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

电赛小板凳

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值