![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
仿真
文章平均质量分 88
云开处
这个作者很懒,什么都没留下…
展开
-
FPGA——1位全加器实现
目录一、简介(一)半加器(二)1位全加器二、输入原理图实现半加器三、输入原理图实现全加器四、下载测试一、简介(一)半加器1.定义半加器电路是指对两个输入数据位相加,输出一个结果位和进位,没有进位输入的加法器电路。,是实现两个一位二进制数的加法运算电路。2.真值表3.逻辑表达式4.电路图(二)1位全加器1.定义是用门电路实现两个二进制数相加并求出和的组合线路,可以处理低位进位,并输出本位加法进位。2.真值表Ain表示被加数,Bin表示加数,Cin表示低位进位,Cout表原创 2021-04-08 11:58:22 · 2861 阅读 · 0 评论 -
Quartus II 实现D触发器及时序仿真
目录一、D触发器简介(一)D触发器概念:(二)D触发器的结构(三)D触发器波形图二、输入原理图及时序仿真(一)创建工程(二)创建框图文件(三)分析与综合(四)创建波形文件三、调用D触发器及时序仿真(一)创建工程(二)创建框图文件一、D触发器简介(一)D触发器概念:一个具有记忆功能的,具有两个稳定状态的信息存储器件,是构成多种时序电路的最基本逻辑单元,也是数字逻辑电路中一种重要的单元电路。D触发器有集成触发器和门电路组成的触发器。触发方式有电平触发和边沿触发两种,前者在CP(时钟脉冲)=1时即可触原创 2021-04-05 21:16:31 · 1602 阅读 · 0 评论