单极和混合DRAM单元存储窗口分析

昨天看了好久一直没看懂，刚刚突然有点悟了，故记录一下。很高兴，这种逐渐掌握知识的感觉。

上图中两个NFET（unipolar）组成的DRAM单元有效读取窗口需要减去2个Vth；

而NFET+PFET（hybrid）组成的DRAM单元有效读取窗口仅减去1个Vth。

故混合型电路更有读取窗口方面的优势。

下面分析原因：

1：unipolar

写入数据"1"时，设置WBL=1，同时需要打开写晶体管，设置WWL=1；此时SN节点相连处为源极，要使得写晶体管导通，那么VSN必须≤1-Vth，故SN节点存储的最大电压为1-Vth；读取该数据1时，由于RBL会偏置在Vdd/2。此时的源极是RWL，一般接地，故VSN必须≥Vth，此时才能确保读取晶体管能导通，由于此时是最大数据“1-Vth”，一般其是大于Vth的，所以必然导通，通过等效电容导致的电压变化，可以得到读取最大值，没有损耗。

写入数据"0"时，设置WBL=0，同时需要打开写晶体管，设置WWL=1；此时源极转变为WBL，晶体管一定导通，VSN=0，由于RWL=0，若这样，读取晶体管不会导通，要使其正常读取，VSN必须>Vth。

2：hybrid

写入数据"1"时，写的是-1，VGS>>Vth，必然导通；由于读取晶体管是PFET，故读取时也必然导通。

写入数据"0"时，写的是0，VGS>Vth，必然导通，不变；要确保读取晶体管导通，VSN必须<Vth-P，否则不导通。