实验四基于FPGA的数字电子钟设计(1) 基本功能的实现 quartus电路图演示

最新推荐文章于 2024-07-07 14:55:02 发布

superlistboy

最新推荐文章于 2024-07-07 14:55:02 发布

阅读量4.2w

点赞数 114

分类专栏：数电实验数电FPGA实验文章标签： fpga开发数电实验数电实验报告重邮

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/qq_51222650/article/details/121942494

版权

本文档详细介绍了如何使用FPGA设计并实现一个数字电子钟，包括模100计数器、分频器、译码器、数码管选择模块等关键模块。此外，还增加了速度选择功能和模24、模60计数器以实现小时、分钟和秒的计数，并通过非门消除竞争冒险现象。最后，提到了扩展功能如闹钟和秒表的实现。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

实验四基于FPGA的数字电子钟设计

实验任务：基于FPGA实验平台完成数字电子钟的设计与调试；

基本功能：能实现秒、分钟、小时的计数，计数结果清晰稳定的显示在6位数码管上。

模块设计

一、经过实验一到三，我们已经设计完成了以下模块的设计（如果有不明白的同学可以看看我专栏的前面的三篇文章哦）
1、模100计数器m100

2、分频器fre_div

3、decoder模块（补段后的）

4、dig_select模块

5、模六计数器cnt6

最低0.47元/天解锁文章

评论 40

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。