HDLBits Day2
逻辑门
与 & and
或 | or
非 ! ~ not
异或 ^ xor
同或 ~ ^ xnor
逻辑性和按位性的区别 | 和 ||
wire 命名 w1,w2 不能时w0.1,w0.2
input[4:0] = input[0] , input[1] , input[2], input[3] , input[4]
=input[n:0] , input[4:n]
& in = input[0] & input[1] & input[2] & input[3] & input[4]
{a,b} {}内的字节均分给ab
vectorr
2022/7/21/21:25